-
公开(公告)号：CN111312715A
公开(公告)日：2020-06-19
申请号：CN201910836005.0
申请日：2019-09-05
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11524 , H01L27/11578 , H01L27/1157
Abstract: 提供一种半导体器件。该半导体器件包括基板和堆叠结构，在该堆叠结构中多个绝缘层和多个电极层交替地堆叠在基板上。半导体器件包括穿过堆叠结构的多个虚设沟道结构。此外，半导体器件包括接触结构，该接触结构与所述多个虚设沟道结构中的与其相邻的至少一个接触，并与所述多个电极层中的一个接触。
-
公开(公告)号：CN112151551B
公开(公告)日：2024-04-09
申请号：CN202010263662.3
申请日：2020-04-07
Applicant: 三星电子株式会社
Abstract: 一种集成电路装置包括：具有单元区域和互连区域的衬底；以及在衬底上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构，第一和第二堆叠结构中的每个包括在单元区域和互连区域中一个接一个交替地堆叠的绝缘层和字线结构，其中，在互连区域中，第一堆叠结构包括贯穿第一堆叠结构的第一虚设沟道孔，第二堆叠结构包括连通地连接到第一虚设沟道孔的第二虚设沟道孔，第二虚设沟道孔贯穿第二堆叠结构，第一虚设沟道孔的最上端的第一虚设上宽度大于第二虚设沟道孔的最上端的第二虚设上宽度。
-
公开(公告)号：CN112151551A
公开(公告)日：2020-12-29
申请号：CN202010263662.3
申请日：2020-04-07
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556
Abstract: 一种集成电路装置包括：具有单元区域和互连区域的衬底；以及在衬底上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构，第一和第二堆叠结构中的每个包括在单元区域和互连区域中一个接一个交替地堆叠的绝缘层和字线结构，其中，在互连区域中，第一堆叠结构包括贯穿第一堆叠结构的第一虚设沟道孔，第二堆叠结构包括连通地连接到第一虚设沟道孔的第二虚设沟道孔，第二虚设沟道孔贯穿第二堆叠结构，第一虚设沟道孔的最上端的第一虚设上宽度大于第二虚设沟道孔的最上端的第二虚设上宽度。
-
公开(公告)号：CN112420713B
公开(公告)日：2025-04-29
申请号：CN202010644361.5
申请日：2020-07-07
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置。所述半导体装置包括：外围电路区域，位于第一基底上并且包括电路器件；存储器单元区域，位于覆盖在第一基底上的第二基底上，其中，存储器单元区域包括在与第二基底的上表面垂直的第一方向上彼此间隔开地堆叠的栅电极；以及沟道结构，在第二基底上竖直地延伸并且穿透栅电极。沟道结构可以包括沟道层。半导体装置包括具有贯通接触插塞的贯通布线区域，贯通接触插塞在第一方向上延伸并且使存储器单元区域和外围电路区域彼此电连接，其中，贯通布线区域包括围绕贯通接触插塞的绝缘区域。贯通布线区域还包括遍及贯通布线区域规则地布置并且包括沟道层的虚设沟道结构。
-
公开(公告)号：CN112599531B
公开(公告)日：2022-03-22
申请号：CN202011474031.2
申请日：2016-04-01
Applicant: 三星电子株式会社
IPC: H01L27/11575 , H01L27/11565 , H01L27/11551 , H01L27/1157 , H01L27/11578 , H01L27/11582
Abstract: 本发明公开了一种三维半导体器件，该三维半导体器件包括：在基板上的电极结构，该基板包括第一区和第二区，该电极结构包括顺序地层叠在基板上的接地选择电极、单元电极和串选择电极，其中接地选择电极、单元电极和串选择电极分别包括接地选择焊盘、单元焊盘和串选择焊盘，该接地选择焊盘、该单元焊盘和该串选择焊盘在基板的第二区中限定阶梯结构；穿透每个单元焊盘和在每个单元焊盘下面的电极结构的一部分的多个虚设柱；和电连接到每个单元焊盘的单元接触插塞，其中每个虚设柱穿透在相邻的单元焊盘之间的边界，以及其中相邻的单元焊盘共用虚设柱。
-
Patent Agency Ranking
公开(公告)号：CN110943090A
公开(公告)日：2020-03-31
申请号：CN201910763298.4
申请日：2019-08-19
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582 , H01L27/11524 , H01L27/11556
Abstract: 提供了一种垂直型存储器装置，所述垂直型存储器装置包括：多个栅电极层，彼此分隔开并堆叠在基底上，并且在第一方向上以不同长度延伸且形成阶梯结构；第一层间绝缘层，覆盖所述多个栅电极层的阶梯结构；以及多个栅极接触插塞，贯穿第一层间绝缘层并且分别接触栅电极层。所述多个栅电极层包括与基底相邻设置的下栅电极层和设置在下栅电极层上的上栅电极层，使得下栅电极层位于基底与上栅电极层之间。所述多个栅极接触插塞包括连接到下栅电极层的下栅极接触插塞和连接到上栅电极层的上栅极接触插塞。上栅极接触插塞具有设置在比下栅极接触插塞的顶表面的高度高的高度处的最顶部部分。
-
公开(公告)号：CN110943090B
公开(公告)日：2024-08-09
申请号：CN201910763298.4
申请日：2019-08-19
Applicant: 三星电子株式会社
Abstract: 提供了一种垂直型存储器装置，所述垂直型存储器装置包括：多个栅电极层，彼此分隔开并堆叠在基底上，并且在第一方向上以不同长度延伸且形成阶梯结构；第一层间绝缘层，覆盖所述多个栅电极层的阶梯结构；以及多个栅极接触插塞，贯穿第一层间绝缘层并且分别接触栅电极层。所述多个栅电极层包括与基底相邻设置的下栅电极层和设置在下栅电极层上的上栅电极层，使得下栅电极层位于基底与上栅电极层之间。所述多个栅极接触插塞包括连接到下栅电极层的下栅极接触插塞和连接到上栅电极层的上栅极接触插塞。上栅极接触插塞具有设置在比下栅极接触插塞的顶表面的高度高的高度处的最顶部部分。
-
公开(公告)号：CN106024796B
公开(公告)日：2021-09-03
申请号：CN201610192154.4
申请日：2016-03-30
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11578
Abstract: 一种半导体存储器件包括：堆叠结构，其包括垂直地堆叠在衬底上的各个栅电极以及穿过栅电极的垂直沟道部分；位线，其连接至所述垂直沟道部分；以及多条导线，其连接至所述堆叠结构上的各个栅电极。所述导线形成多个堆叠层，并且包括第一导线和第二导线。布置在离所述衬底第一水平高度的位置处的第一导线的数量与布置在离所述衬底第二水平高度的位置处的第二导线的数量不同。所述第一水平高度与所述第二水平高度不同。
-
公开(公告)号：CN112599531A
公开(公告)日：2021-04-02
申请号：CN202011474031.2
申请日：2016-04-01
Applicant: 三星电子株式会社
IPC: H01L27/11575 , H01L27/11565 , H01L27/11551 , H01L27/1157 , H01L27/11578 , H01L27/11582
Abstract: 本发明公开了一种三维半导体器件，该三维半导体器件包括：在基板上的电极结构，该基板包括第一区和第二区，该电极结构包括顺序地层叠在基板上的接地选择电极、单元电极和串选择电极，其中接地选择电极、单元电极和串选择电极分别包括接地选择焊盘、单元焊盘和串选择焊盘，该接地选择焊盘、该单元焊盘和该串选择焊盘在基板的第二区中限定阶梯结构；穿透每个单元焊盘和在每个单元焊盘下面的电极结构的一部分的多个虚设柱；和电连接到每个单元焊盘的单元接触插塞，其中每个虚设柱穿透在相邻的单元焊盘之间的边界，以及其中相邻的单元焊盘共用虚设柱。
-
公开(公告)号：CN106024796A
公开(公告)日：2016-10-12
申请号：CN201610192154.4
申请日：2016-03-30
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/11582 , H01L27/11565 , H01L27/11575 , H01L27/11551 , H01L27/11578
Abstract: 一种半导体存储器件包括：堆叠结构，其包括垂直地堆叠在衬底上的各个栅电极以及穿过栅电极的垂直沟道部分；位线，其连接至所述垂直沟道部分；以及多条导线，其连接至所述堆叠结构上的各个栅电极。所述导线形成多个堆叠层，并且包括第一导线和第二导线。布置在离所述衬底第一水平高度的位置处的第一导线的数量与布置在离所述衬底第二水平高度的位置处的第二导线的数量不同。所述第一水平高度与所述第二水平高度不同。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.032 seconds)
