制造半导体器件的方法
    1.
    发明授权

    公开(公告)号:CN106128958B

    公开(公告)日:2021-06-11

    申请号:CN201610293686.7

    申请日:2016-05-05

    Abstract: 一种制造半导体器件的方法包括:形成从衬底突出的有源图案;在所述有源图案上形成衬里层;在所述衬里层上形成与所述有源图案交叉的牺牲栅极图案;在所述有源图案上以及在所述牺牲栅极图案的两侧形成源极/漏极区;形成层间绝缘层以覆盖所述源极/漏极区;在所述层间绝缘层上形成多个封盖绝缘图案,以暴露所述牺牲栅极图案;以及通过使用所述封盖绝缘图案作为刻蚀掩模的刻蚀工艺去除所述牺牲栅极图案和所述衬里层,以形成暴露所述有源图案的间隙区。所述有源图案包括具有比所述衬底的晶格常数大的晶格常数的材料,并且所述封盖绝缘图案包括相对于所述衬里层具有刻蚀选择性的材料。

    半导体器件
    2.
    发明授权

    公开(公告)号:CN106057867B

    公开(公告)日:2021-03-12

    申请号:CN201610230485.2

    申请日:2016-04-14

    Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的由隔离层限定的多个有源鳍、在有源鳍和隔离层上的栅结构、以及覆盖栅结构的侧壁的栅间隔物结构。栅结构的侧壁包括分别具有第一坡度、第二坡度和第三坡度的第一区域、第二区域和第三区域。第二坡度从第二区域的底部朝向顶部增大。第二坡度在第二区域的底部具有小于第一坡度的值。第三坡度大于第二坡度。

    制造半导体器件的方法
    3.
    发明公开

    公开(公告)号:CN106128958A

    公开(公告)日:2016-11-16

    申请号:CN201610293686.7

    申请日:2016-05-05

    CPC classification number: H01L29/66795 H01L29/0847 H01L29/66545

    Abstract: 一种制造半导体器件的方法包括:形成从衬底突出的有源图案;在所述有源图案上形成衬里层;在所述衬里层上形成与所述有源图案交叉的牺牲栅极图案;在所述有源图案上以及在所述牺牲栅极图案的两侧形成源极/漏极区;形成层间绝缘层以覆盖所述源极/漏极区;在所述层间绝缘层上形成多个封盖绝缘图案,以暴露所述牺牲栅极图案;以及通过使用所述封盖绝缘图案作为刻蚀掩模的刻蚀工艺去除所述牺牲栅极图案和所述衬里层,以形成暴露所述有源图案的间隙区。所述有源图案包括具有比所述衬底的晶格常数大的晶格常数的材料,并且所述封盖绝缘图案包括相对于所述衬里层具有刻蚀选择性的材料。

    半导体器件
    4.
    发明公开

    公开(公告)号:CN106057867A

    公开(公告)日:2016-10-26

    申请号:CN201610230485.2

    申请日:2016-04-14

    Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的由隔离层限定的多个有源鳍、在有源鳍和隔离层上的栅结构、以及覆盖栅结构的侧壁的栅间隔物结构。栅结构的侧壁包括分别具有第一坡度、第二坡度和第三坡度的第一区域、第二区域和第三区域。第二坡度从第二区域的底部朝向顶部增大。第二坡度在第二区域的底部具有小于第一坡度的值。第三坡度大于第二坡度。

Patent Agency Ranking