重写存储器设备的方法、存储器控制器及其控制方法

    公开(公告)号:CN111354397B

    公开(公告)日:2025-02-18

    申请号:CN201910977456.6

    申请日:2019-10-14

    Inventor: 吴银珠 李永根

    Abstract: 提供了重写存储器设备的方法、存储器控制器及其控制方法。所述存储器控制器包括:错误检查和校正(ECC)引擎,用于对从存储器设备读取的数据执行错误检测;以及数据操作管理器。数据操作管理器用于:基于存储器设备对测试单元的测试读操作的结果,控制存储器设备对所选存储器单元的第一重写操作以便补偿所选存储器单元的分布的漂移;当通过使用ECC引擎成功地执行与存储器设备的正常读操作对应的ECC解码操作时,基于正常读操作的结果来确定分布调整程度;以及基于所确定的分布调整程度控制存储器设备的第二重写操作。

    包括写入缓冲存储器的存储设备和操作存储设备的方法

    公开(公告)号:CN110544501B

    公开(公告)日:2025-02-18

    申请号:CN201910422771.2

    申请日:2019-05-21

    Abstract: 一种存储设备,包括:非易失性存储器,包括多个非易失性存储单元;写入缓冲存储器,存储从主机接收的第一数据和第二数据;以及存储控制器,将存储在写入缓冲存储器中的第一数据和第二数据存储到非易失性存储器中。存储控制器对连接到第一字线组的多个第一存储单元执行第一编程操作和第二编程操作,以存储第一数据,并且对连接到第二字线组的多个第二存储单元执行第一编程操作和第二编程操作,以存储第二数据。当存储控制器对多个第二存储单元执行第一编程操作时,第一数据被写入写入缓冲存储器中。

    预先管理待分配给写入数据的物理地址的存储装置

    公开(公告)号:CN109213438B

    公开(公告)日:2024-06-04

    申请号:CN201810620067.3

    申请日:2018-06-15

    Abstract: 一种存储装置包括非易失性存储器和控制器。在控制器接收到第一写入数据之前,控制器预先管理指示存储区域的物理地址与流标识符之间的对应关系。控制器控制非易失性存储器,使得第一写入数据被存储在第一存储区域中,对应于对应关系中的第一写入数据的第一流标识符地管理所述第一存储区域的物理地址。无论控制器是否接收到具有第二流标识符的第二写入数据,基于对应关系将第一写入数据传输到非易失性存储器。

    存储器设备及其操作方法

    公开(公告)号:CN111796764A

    公开(公告)日:2020-10-20

    申请号:CN201911375068.7

    申请日:2019-12-27

    Abstract: 本公开涉及存储器设备及其操作方法。一种包括第一存储器区域和第二存储器区域的存储器设备的操作方法,包括:从第一存储器区域读取第一数据并将读取的第一数据存储在数据缓冲器块中,对从数据缓冲器块提供的第一数据和从第二存储器区域读取的第二数据执行第一XOR运算以生成第一结果数据,将存储在数据缓冲器块中的第一数据写入第二存储器区域,对第一数据和第一结果数据执行第二XOR运算以生成第二数据,将生成的第二数据存储在数据缓冲器块中,以及将存储在数据缓冲器块中的第二数据写入第一存储器区域。

    包括写入缓冲存储器的存储设备和操作存储设备的方法

    公开(公告)号:CN110544501A

    公开(公告)日:2019-12-06

    申请号:CN201910422771.2

    申请日:2019-05-21

    Abstract: 一种存储设备,包括:非易失性存储器,包括多个非易失性存储单元;写入缓冲存储器,存储从主机接收的第一数据和第二数据;以及存储控制器,将存储在写入缓冲存储器中的第一数据和第二数据存储到非易失性存储器中。存储控制器对连接到第一字线组的多个第一存储单元执行第一编程操作和第二编程操作,以存储第一数据,并且对连接到第二字线组的多个第二存储单元执行第一编程操作和第二编程操作,以存储第二数据。当存储控制器对多个第二存储单元执行第一编程操作时,第一数据被写入写入缓冲存储器中。

    存储器设备及其操作方法

    公开(公告)号:CN111796764B

    公开(公告)日:2025-05-02

    申请号:CN201911375068.7

    申请日:2019-12-27

    Abstract: 本公开涉及存储器设备及其操作方法。一种包括第一存储器区域和第二存储器区域的存储器设备的操作方法,包括:从第一存储器区域读取第一数据并将读取的第一数据存储在数据缓冲器块中,对从数据缓冲器块提供的第一数据和从第二存储器区域读取的第二数据执行第一XOR运算以生成第一结果数据,将存储在数据缓冲器块中的第一数据写入第二存储器区域,对第一数据和第一结果数据执行第二XOR运算以生成第二数据,将生成的第二数据存储在数据缓冲器块中,以及将存储在数据缓冲器块中的第二数据写入第一存储器区域。

    能够管理工作而无需处理器干预的存储装置

    公开(公告)号:CN109213441B

    公开(公告)日:2024-01-23

    申请号:CN201810722287.7

    申请日:2018-06-29

    Abstract: 一种存储装置包括非易失性存储器和控制器。控制器包括工作管理器电路和处理器。工作管理器电路管理与非易失性存储器相关联的第一类型的工作,并且处理器处理与非易失性存储器相关联的第二类型的工作。工作管理器电路管理第一类型的工作而无需处理器干预。处理器响应于从工作管理器电路接收到的通知将管理命令提供至工作管理器电路,从而处理第二类型的工作。

    存储器控制器、存储器系统以及存储器系统的纠错方法

    公开(公告)号:CN111199768A

    公开(公告)日:2020-05-26

    申请号:CN201910489712.7

    申请日:2019-06-06

    Abstract: 提供一种存储器控制器、存储器系统以及存储器系统的纠错方法。所述存储器控制器包括:纠错码(ECC)电路,被配置为:校正从存储器装置提供的读取码字的错误,其中,ECC电路包括:码字组合生成器,被配置为:接收从存储器装置的第一区域读取的包括多个第一读取码字比特值的第一读取码字,通过改变所述多个第一读取码字比特值中的一个或多个的值来生成改变码字,并且提供包括改变码字的码字组合;以及ECC解码器,包括多个ECC引擎,其中,ECC解码器被配置为并行地对包括在码字组合中的多个码字执行ECC解码。

    能够管理工作而无需处理器干预的存储装置

    公开(公告)号:CN109213441A

    公开(公告)日:2019-01-15

    申请号:CN201810722287.7

    申请日:2018-06-29

    Abstract: 一种存储装置包括非易失性存储器和控制器。控制器包括工作管理器电路和处理器。工作管理器电路管理与非易失性存储器相关联的第一类型的工作,并且处理器处理与非易失性存储器相关联的第二类型的工作。工作管理器电路管理第一类型的工作而无需处理器干预。处理器响应于从工作管理器电路接收到的通知将管理命令提供至工作管理器电路,从而处理第二类型的工作。

    存储器系统和控制存储器装置的方法

    公开(公告)号:CN119149289A

    公开(公告)日:2024-12-17

    申请号:CN202411260699.5

    申请日:2020-04-23

    Abstract: 公开存储器系统和控制存储器装置的方法。所述方法包括:从存储器装置读取第一读取数据;纠正第一读取数据中已经发生错误的第一存储器区域的位,并且将没有发生错误的第二存储器区域的位反相;识别第一存储器区域中的第一错误类型和第二存储器区域中的第二错误类型,第二错误类型与第一错误类型不同;并且基于第一错误类型和第二错误类型中的至少一个,将具有最小错误的第二写入数据写入存储器装置。

Patent Agency Ranking