嵌入顺序缓冲器的计算机系统及其方法

    公开(公告)号:CN1523507A

    公开(公告)日:2004-08-25

    申请号:CN200410028205.7

    申请日:2004-02-13

    Inventor: 李重彦 林庆默

    CPC classification number: G06F9/30047 G06F9/3879 G06F12/0888

    Abstract: 一种嵌入缓冲器的计算机系统及其方法,提高数字信号处理(DSP)数据存取操作的性能。计算机系统包括DSP核心、数据高速缓存、第一和第二缓冲器模块和外部存储器。还包括中央处理单元核心。CPU核心执行指令以控制系统中的操作,DSP核心根据从CPU核心提供的指令处理数据。数据高速缓存存储DSP核心的操作过程中生成的临时数据。第一缓冲器模块存储送至DSP核心的输入数据,第二缓冲器模块存储从DSP核心提供的输出数据。外部存储器存储临时数据、输入数据和输出数据。计算机系统经由第一和第二缓冲器模块存取DSP核心的输入和输出数据,并在外部存储器中对输入数据、临时数据和输出数据使用分离的存储区,防止数据高速缓存性能和DSP功能的下降。

    嵌入顺序缓冲器的计算机系统及其方法

    公开(公告)号:CN100336038C

    公开(公告)日:2007-09-05

    申请号:CN200410028205.7

    申请日:2004-02-13

    Inventor: 李重彦 林庆默

    CPC classification number: G06F9/30047 G06F9/3879 G06F12/0888

    Abstract: 一种嵌入缓冲器的计算机系统及其方法,提高数字信号处理(DSP)数据存取操作的性能。计算机系统包括DSP核心、数据高速缓存、第一和第二缓冲器模块和外部存储器。还包括中央处理单元核心。CPU核心执行指令以控制系统中的操作,DSP核心根据从CPU核心提供的指令处理数据。数据高速缓存存储DSP核心的操作过程中生成的临时数据。第一缓冲器模块存储送至DSP核心的输入数据,第二缓冲器模块存储从DSP核心提供的输出数据。外部存储器存储临时数据、输入数据和输出数据。计算机系统经由第一和第二缓冲器模块存取DSP核心的输入和输出数据,并在外部存储器中对输入数据、临时数据和输出数据使用分离的存储区,防止数据高速缓存性能和DSP功能的下降。

Patent Agency Ranking