-
公开(公告)号：CN104051410A
公开(公告)日：2014-09-17
申请号：CN201410089978.X
申请日：2014-03-12
Applicant: 三星电子株式会社
IPC: H01L23/50
CPC classification number: G11C5/06 , G11C5/025 , H01L23/3128 , H01L24/06 , H01L24/13 , H01L24/14 , H01L24/16 , H01L25/0657 , H01L25/18 , H01L2224/0401 , H01L2224/06136 , H01L2224/13025 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/17181 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06568 , H01L2924/1432 , H01L2924/1434 , H01L2924/15311
Abstract: 一种半导体器件包括片上系统（SOC）和至少一个宽输入/输出存储器件。该SOC包括分别提供彼此独立的输入/输出通道的多个SOC凸块组。该至少一个宽输入/输出存储器件被堆叠在该片上系统上以通过所述SOC凸块组向/从该片上系统发送/接收数据。所述SOC凸块组被如此布置并且该至少一个宽输入/输出存储器件被如此配置，以使得所述宽输入/输出存储器件之一可以被安装到该SOC上以连接至所有SOC凸块组，或者使得两个宽输入/输出存储器件可以被安装到该SOC上，每个宽输入/输出存储器件分别连接至一半的SOC凸块组。
-
公开(公告)号：CN103914405A
公开(公告)日：2014-07-09
申请号：CN201410006692.0
申请日：2014-01-07
Applicant: 三星电子株式会社
IPC: G06F12/10
CPC classification number: G06F12/1027 , G06F12/023 , G06F12/0813 , G06F12/1072 , G06F2212/306
Abstract: 本发明提供了包括存储管理单元（MMU）的片上系统及其存储地址转换方法。所述SoC包括：主知识产权（IP），被配置为输出与多个工作集合中的每一个工作集合相应的请求；包括多个存储管理单元（MMU）的MMU模块，每个MMU被分配用于工作集合中的一个并且被配置为将与所述请求相应的虚拟地址转换为物理地址；第一总线互连，被配置为将所述MMU模块与存储设备连接以及发送所述请求到所述存储设备，在多个MMU中的至少一个中已经对所述请求执行地址转换；以及第二总线互连，被配置为将所述主IP与所述MMU模块连接以及将所述MMU中的一个分配用于多个工作集合中的每一个工作集合。
-
公开(公告)号：CN100336038C
公开(公告)日：2007-09-05
申请号：CN200410028205.7
申请日：2004-02-13
Applicant: 三星电子株式会社
IPC: G06F12/08
CPC classification number: G06F9/30047 , G06F9/3879 , G06F12/0888
Abstract: 一种嵌入缓冲器的计算机系统及其方法，提高数字信号处理(DSP)数据存取操作的性能。计算机系统包括DSP核心、数据高速缓存、第一和第二缓冲器模块和外部存储器。还包括中央处理单元核心。CPU核心执行指令以控制系统中的操作，DSP核心根据从CPU核心提供的指令处理数据。数据高速缓存存储DSP核心的操作过程中生成的临时数据。第一缓冲器模块存储送至DSP核心的输入数据，第二缓冲器模块存储从DSP核心提供的输出数据。外部存储器存储临时数据、输入数据和输出数据。计算机系统经由第一和第二缓冲器模块存取DSP核心的输入和输出数据，并在外部存储器中对输入数据、临时数据和输出数据使用分离的存储区，防止数据高速缓存性能和DSP功能的下降。
-
公开(公告)号：CN103914405B
公开(公告)日：2019-01-18
申请号：CN201410006692.0
申请日：2014-01-07
Applicant: 三星电子株式会社
IPC: G06F12/1027
Abstract: 提供了包括存储管理单元（MMU）的片上系统及其存储地址转换方法。所述SoC包括：主知识产权（IP），被配置为输出与多个工作集合中的每一个工作集合相应的请求；包括多个存储管理单元（MMU）的MMU模块，每个MMU被分配用于工作集合中的一个并且被配置为将与所述请求相应的虚拟地址转换为物理地址；第一总线互连，被配置为将所述MMU模块与存储设备连接以及发送所述请求到所述存储设备，在多个MMU中的至少一个中已经对所述请求执行地址转换；以及第二总线互连，被配置为将所述主IP与所述MMU模块连接以及将所述MMU中的一个分配用于多个工作集合中的每一个工作集合。
-
公开(公告)号：CN102545874A
公开(公告)日：2012-07-04
申请号：CN201110359418.8
申请日：2011-11-14
Applicant: 三星电子株式会社
IPC: H03K19/0175 , H04N5/14 , H04N5/44 , H04N7/18
Abstract: 公开了一种电平转换器，其包括：输入节点；第一和第二电压转换器电路，被配置为响应于经由输入节点输入的第一电压域的输入时钟产生第二电压域的输出时钟；以及输出节点，被配置为输出该输出时钟，其中，第一和第二电压转换器电路具有相同的结构而且并联连接在输入节点与输出节点之间。
-
Patent Agency Ranking
公开(公告)号：CN100463511C
公开(公告)日：2009-02-18
申请号：CN200410038482.6
申请日：2004-04-28
Applicant: 三星电子株式会社
CPC classification number: G09G5/39 , G09G5/363 , G09G2340/02 , G09G2360/128
Abstract: 本发明涉及一种具有执行突发读取/写入操作的存储器的图像数据处理系统。该存储器包括存储单元阵列，所述存储单元阵列提供有排列在多个行和多个列中的存储单元。该图像数据处理系统还包括用于控制从存储器读取/向存储器写入图像数据的操作的控制器。当图像数据的水平大小大于存储器的列宽时，该控制器将图像数据分为多个段。第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，或第I段包括第(I+1)段的第一突发数据。各个段对应于存储器的多个行。
-
公开(公告)号：CN1518358A
公开(公告)日：2004-08-04
申请号：CN03156651.0
申请日：2003-09-08
Applicant: 三星电子株式会社
CPC classification number: H04N5/783 , H04N9/8042 , H04N19/159 , H04N19/40 , H04N19/61 , H04N21/4325 , H04N21/440218
Abstract: 在用于反向播放的方法和装置中，对在压缩视频流中的正向预测编码图像进行解码，同时所选择的解码后的正向预测编码图像被作为锚图进行再编码。这些锚图随后被用来对压缩视频流的部分解码以用于在反向显示顺序中的显示。
-
公开(公告)号：CN105529324B
公开(公告)日：2019-11-22
申请号：CN201510685913.6
申请日：2015-10-21
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/488 , H01L23/535 , H01L21/60 , H01L21/768
Abstract: 提供了一种系统级封装(SoP)模块及具有该SoP的移动计算装置，所述SoP模块包括：印刷电路板(PCB)，具有第一侧和相对的第二侧；第一IC，附着到第一侧；第二IC，附着到第二侧。PCB还提供用于连接第一IC和第二IC的电通路。第二IC通过其附着到PCB的导体还允许当SoP处于系统级状态时电测试第一IC。
-
公开(公告)号：CN105529324A
公开(公告)日：2016-04-27
申请号：CN201510685913.6
申请日：2015-10-21
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/488 , H01L23/535 , H01L21/60 , H01L21/768
Abstract: 提供了一种系统级封装(SoP)模块及具有该SoP的移动计算装置，所述SoP模块包括：印刷电路板(PCB)，具有第一侧和相对的第二侧；第一IC，附着到第一侧；第二IC，附着到第二侧。PCB还提供用于连接第一IC和第二IC的电通路。第二IC通过其附着到PCB的导体还允许当SoP处于系统级状态时电测试第一IC。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.031 seconds)
