公开(公告)号：CN118921984A

公开(公告)日：2024-11-08

申请号：CN202410367066.8

申请日：2024-03-28

Applicant: 三星电子株式会社

Inventor： 李熙性 ,  姜太星 ,  梁世敏 ,  蔡教锡 ,  洪承湖 ,  黄泛佣

IPC: H10B12/00

Abstract: 提供一种半导体存储器装置。半导体存储器装置包括：衬底，其包括有源区；元件隔离膜，其设置在衬底中并且限定有源区；凹部，其设置在有源区中并且在第一方向上延伸；以及栅极结构，其在有源区上在第二方向上延伸，其中，栅极结构包括顺序地堆叠的栅极绝缘膜、栅极堆叠图案和栅极封盖图案，其中，栅极绝缘膜沿着有源区的上表面延伸，并且栅极绝缘膜的一部分填充凹部，并且其中，从衬底的下表面到元件隔离膜的底表面的高度小于从衬底的下表面到凹部的底表面的高度。

公开(公告)号：CN118475115A

公开(公告)日：2024-08-09

申请号：CN202311665780.7

申请日：2023-12-06

Applicant: 三星电子株式会社

Inventor： 金承唤 ,  张成豪 ,  权志硕 ,  丁海仁 ,  洪承湖

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底，包括单元区域和外围电路区域；有源区域；单元字线，在单元区域内沿第一水平方向延伸跨过有源区域；单元位线，在单元区域中沿与第一水平方向交叉的第二水平方向延伸；外围电路栅极结构，在衬底上沿第二水平方向延伸；外围电路间隔物结构，设置在外围电路栅极结构的侧壁上；外围电路蚀刻停止层，设置在衬底上，并且与外围电路栅极结构和外围电路间隔物结构分离；以及外围电路接触部，通过贯穿外围电路蚀刻停止层而连接到衬底。外围电路蚀刻停止层具有位于外围电路接触部和外围电路间隔物结构之间的端部。

公开(公告)号：CN118632522A

公开(公告)日：2024-09-10

申请号：CN202311546743.4

申请日：2023-11-20

Applicant: 三星电子株式会社

Inventor： 丁海仁 ,  张成豪 ,  权志硕 ,  金承唤 ,  洪承湖

IPC: H10B12/00 ,  H01L29/78

Abstract: 一种半导体装置，包括：包含第一半导体材料的半导体衬底；在半导体衬底上的栅极结构；以及在半导体衬底和栅极结构之间的包含第二半导体材料的半导体图案。半导体图案与半导体衬底接触，栅极结构穿过半导体图案的一部分，并与半导体衬底间隔开，第一半导体材料不同于第二半导体材料。