-
公开(公告)号：CN110391244B
公开(公告)日：2024-05-28
申请号：CN201910283785.0
申请日：2019-04-10
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器件，其包括：基板，包括单元阵列区域和焊盘区域；堆叠结构，设置在基板的单元阵列区域和焊盘区域上，并包括栅电极；器件隔离层，与堆叠结构垂直地交叠并设置在基板的焊盘区域中；虚设垂直沟道部分，在基板的焊盘区域上穿进堆叠结构并设置在器件隔离层中；以及虚设半导体柱，设置在虚设垂直沟道部分和基板的与器件隔离层的一个侧壁接触的一部分之间。
-
公开(公告)号：CN112310112A
公开(公告)日：2021-02-02
申请号：CN202010757644.0
申请日：2020-07-31
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L27/1157 , H01L27/11582
Abstract: 提供了一种具有改进的操作性能和可靠性的非易失性存储器装置。所述非易失性存储器装置包括：衬底；衬底上的外围电路结构；模塑结构，其包括交替地堆叠在外围电路结构上的多个绝缘图案和多个栅电极；沟道结构，其穿过模塑结构；第一杂质图案，其在模塑结构上与沟道结构的第一部分接触，并且具有第一导电类型；以及第二杂质图案，其在模塑结构上与沟道结构的第二部分接触，并且具有与第一导电类型不同的第二导电类型。
-
公开(公告)号：CN109285839B
公开(公告)日：2024-05-07
申请号：CN201810515712.5
申请日：2018-05-25
Applicant: 三星电子株式会社
Abstract: 提供了一种集成电路器件，其包括：在衬底上在垂直方向上彼此重叠的多个字线、在衬底的一区域上在垂直方向上延伸穿过所述多个字线的多个沟道结构、在所述多个沟道结构上的多个位线接触垫、以及多个位线，其中所述多个位线包括在所述区域的中央区中以第一节距布置并彼此平行延伸的多个第一位线、以及在所述区域的边缘区中以第二节距布置的多个第二位线，第二节距不同于第一节距。
-
公开(公告)号：CN109300899B
公开(公告)日：2023-09-08
申请号：CN201810726108.7
申请日：2018-07-04
Applicant: 三星电子株式会社
Abstract: 提供了一种三维半导体存储器装置及其制造方法。该装置可以包括：衬底，包括单元阵列区域和连接区域；电极结构，包括垂直地堆叠在衬底上的电极；多个第一垂直结构，在单元阵列区域上穿过电极结构；和多个第二垂直结构，在连接区域上穿过电极结构。第一垂直结构和第二垂直结构中的每个可以包括连接到衬底的下半导体图案和连接到下半导体图案的上半导体图案。
-
公开(公告)号：CN109755302A
公开(公告)日：2019-05-14
申请号：CN201811284747.9
申请日：2018-10-31
Applicant: 三星电子株式会社
IPC: H01L29/732
Abstract: 提供了一种三维半导体装置，所述三维半导体装置包括：主分离结构，设置在基底上，并在平行于基底的表面的第一方向上延伸；栅电极，设置在主分离结构之间；第一次级分离结构，穿透位于主分离结构之间的栅电极，并且包括具有彼此相对的端部的第一线性部分和第二线性部分；第二次级分离结构，设置在第一次级分离结构与主分离结构之间且穿透栅电极。第二次级分离结构在第二线性部分和主分离结构之间具有彼此相对的端部。
-
Patent Agency Ranking
公开(公告)号：CN110890375B
公开(公告)日：2024-04-05
申请号：CN201910461808.2
申请日：2019-05-30
Applicant: 三星电子株式会社
Abstract: 一种三维半导体器件包括经过第一沟道结构和第二沟道结构之间以及第一虚设沟道结构和第二虚设沟道结构之间的公共源极线，其中公共源极线和第一沟道结构之间在第一方向上的距离等于公共源极线和第二沟道结构之间在第一方向上的距离，并且公共源极线和第一虚设沟道结构之间在第一方向上的距离不同于公共源极线和第二虚设沟道结构之间在第一方向上的距离。
-
公开(公告)号：CN111146208A
公开(公告)日：2020-05-12
申请号：CN201911069607.4
申请日：2019-11-05
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 本发明公开了一种半导体器件包括：基板，包括存储单元区域和连接区域；多个栅电极，在存储单元区域和连接区域中；多个沟道结构，在存储单元区域中穿过所述多个栅电极并在垂直方向上延伸；以及多个焊盘层，在连接区域中从所述多个栅电极中的每个在第一方向上延伸。所述多个焊盘层在第二方向上以阶梯形式设置。该器件还包括多条虚设线，所述多条虚设线在第二方向上彼此相邻的两个焊盘层之间布置成在第一方向上的一行，并在第一方向上彼此间隔开地设置，其中焊盘连接区域在其间。焊盘连接区域与在第一方向上连续设置的两个焊盘层重叠。
-
公开(公告)号：CN109285839A
公开(公告)日：2019-01-29
申请号：CN201810515712.5
申请日：2018-05-25
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11526 , H01L27/11524 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种集成电路器件，其包括：在衬底上在垂直方向上彼此重叠的多个字线、在衬底的一区域上在垂直方向上延伸穿过所述多个字线的多个沟道结构、在所述多个沟道结构上的多个位线接触垫、以及多个位线，其中所述多个位线包括在所述区域的中央区中以第一节距布置并彼此平行延伸的多个第一位线、以及在所述区域的边缘区中以第二节距布置的多个第二位线，第二节距不同于第一节距。
-
公开(公告)号：CN109841686B
公开(公告)日：2024-12-17
申请号：CN201811424893.7
申请日：2018-11-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 竖直型半导体装置包括：绝缘图案，其位于衬底上并且在与衬底的顶表面垂直的第一方向上彼此间隔开；沟道结构，其位于衬底上并且穿透绝缘图案；第一导电图案，其部分地填充在第一方向上彼此相邻的绝缘图案与沟道结构之间的间隙，并且在其表面中具有狭缝，狭缝在与衬底的顶表面平行的方向上延伸；以及，第二导电图案，其位于间隙中的第一导电图案上并填充狭缝。
-
公开(公告)号：CN111146208B
公开(公告)日：2024-02-02
申请号：CN201911069607.4
申请日：2019-11-05
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种半导体器件包括：基板，包括存储单元区域和连接区域；多个栅电极，在存储单元区域和连接区域中；多个沟道结构，在存储单元区域中穿过所述多个栅电极并在垂直方向上延伸；以及多个焊盘层，在连接区域中从所述多个栅电极中的每个在第一方向上延伸。所述多个焊盘层在第二方向上以阶梯形式设置。该器件还包括多条虚设线，所述多条虚设线在第二方向上彼此相邻的两个焊盘层之间布置成在第一方向上的一行，并在第一方向上彼此间隔开地设置，其中焊盘连接区域在其间。焊盘连接区域与在第一方向上连续设置的两个焊盘层重叠。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.026 seconds)
