半导体存储器装置
    1.
    发明公开

    公开(公告)号:CN115527577A

    公开(公告)日:2022-12-27

    申请号:CN202210492449.9

    申请日:2022-05-07

    Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置可以包括:基底;第一下布线图案和第一上布线图案堆叠在基底上且彼此间隔开;第二下布线图案和第二上布线图案,堆叠在基底上且彼此间隔开,并且与第一下布线图案和第一上布线图案间隔开;第一栅极线,围绕第一下布线图案和第一上布线图案;第二栅极线,围绕第二下布线图案和第二上布线图案并且与第一栅极线间隔开;第一下源/漏区;第一上源/漏区;以及第一叠置接触件,将第一下源/漏区、第一上源/漏区和第二栅极线彼此电连接。

    半导体器件及其制造方法
    2.
    发明公开

    公开(公告)号:CN114597205A

    公开(公告)日:2022-06-07

    申请号:CN202111376489.9

    申请日:2021-11-19

    Abstract: 公开了一种半导体器件及其制造方法。该半导体器件可以包括在基板上的有源图案、在有源图案上的源极/漏极图案、在每个源极/漏极图案的侧表面上的围栏间隔物、插设在源极/漏极图案之间的沟道图案、与沟道图案交叉并在第一方向上延伸的栅电极、以及在栅电极的侧表面上的栅极间隔物。围栏间隔物的上部的在第一方向上的第一厚度可以大于栅极间隔物的在与第一方向交叉的第二方向上的第二厚度。

    垂直场效应晶体管(VFET)结构及其制造方法

    公开(公告)号:CN113224163A

    公开(公告)日:2021-08-06

    申请号:CN202110162117.X

    申请日:2021-02-05

    Inventor: 金旻奎 全辉璨

    Abstract: 本公开提供了一种垂直场效应晶体管(VFET)结构及其制造方法。该VFET结构包括:基板;形成在基板上的鳍结构;底部源极/漏极区域,形成在基板上在鳍结构的下部之间且在其相反两侧;以及浅沟槽隔离(STI)结构,形成在基板的侧部和底部源极/漏极区域的侧部,其中底部源极/漏极区域的上部包括底部硅化物层,每个底部硅化物层具有条形。

    垂直场效应晶体管器件和制造其的方法

    公开(公告)号:CN112103248A

    公开(公告)日:2020-12-18

    申请号:CN202010558377.4

    申请日:2020-06-18

    Abstract: 本发明提供了垂直场效应晶体管(VFET)器件及其制造方法。该用于制造VFET器件的方法可以包括:提供中间VFET结构,其包括衬底、形成在衬底上的多个鳍结构以及在鳍结构之间形成在衬底上的掺杂层,掺杂层包括底部源极/漏极(S/D)区域;在衬底的顶表面之下并且在鳍结构之间穿过掺杂层和衬底形成浅沟槽,以使鳍结构彼此隔离;用绝缘材料填充浅沟槽和在鳍结构之间的空间;蚀刻除了在浅沟槽中以外在掺杂层的顶表面的高度之上填充在鳍结构之间的绝缘材料,使得具有处于掺杂层的顶表面的高度处或之上的顶表面的浅沟槽隔离(STI)结构形成在浅沟槽中;分别在鳍结构上形成栅极结构;以及在鳍结构之上形成顶部S/D区域。

    电源系统和具有该系统的液晶显示器件

    公开(公告)号:CN100474044C

    公开(公告)日:2009-04-01

    申请号:CN200410010417.2

    申请日:2004-10-18

    CPC classification number: H05B41/36 H05B41/2853 Y02B20/186 Y10T307/74

    Abstract: 一种电源系统,具有:电源单元,产生电源电压信号;电压控制器,响应于电源电压信号和灯泡亮启/熄灭信号而产生第一电源控制信号;逆变器控制器,响应于第一电源控制信号而被驱动;逆变器,响应于从逆变器控制器施加的控制信号而驱动灯泡。第一电源控制信号防止逆变器截止。电压控制器包括:比较器,将比较电压信号和基准信号进行比较;开关单元,响应于灯泡亮启/熄灭信号和比较器的输出信号而接通或截止;以及恒压发生器,提供恒压信号作为第一电源控制信号至逆变器控制器。一种液晶显示器件,包括定时控制器,选通和数据驱动器,显示面板,灯泡单元,以及提供电源给灯泡单元的电源系统。

    半导体器件
    9.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114068530A

    公开(公告)日:2022-02-18

    申请号:CN202110878115.0

    申请日:2021-07-30

    Abstract: 一种半导体器件,包括:衬底,具有设置有沟道图案的有源区;器件隔离层,包括限定有源区的第一部、以及包围沟道图案的第一部分的第二部;上外延图案,设置在沟道图案的顶表面上;栅电极,包围沟道图案的第二部分并且在第一方向上延伸;栅间隔物,在栅电极上;层间介电层,在栅间隔物上;以及气隙,在栅电极的底表面和器件隔离层的第二部之间。气隙的至少一部分与栅电极竖直地重叠。沟道图案的第二部分高于沟道图案的第一部分。

Patent Agency Ranking