公开(公告)号：CN110400838B

公开(公告)日：2024-05-28

申请号：CN201910238662.5

申请日：2019-03-27

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  尹灿植 ,  金桐䎸 ,  李明东

IPC: H01L29/423 ,  H01L27/092

Abstract: 公开了一种半导体装置，半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案包括顺序地堆叠的第一高k介电图案、第一N型含金属图案和第一P型含金属图案。第二栅极图案包括顺序地堆叠的第二高k介电图案和第二P型含金属图案。

公开(公告)号：CN114628390A

公开(公告)日：2022-06-14

申请号：CN202111186310.3

申请日：2021-10-12

Applicant: 三星电子株式会社

Inventor： 金桐䎸 ,  吉奎炫 ,  韩正勳 ,  白头山

IPC: H01L27/108

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置可以具有：基底，包括存储器单元区域中的有源区和外围区域中的逻辑有源区；元件隔离结构，位于有源区与逻辑有源区之间；绝缘层图案，覆盖有源区；以及支撑绝缘层。绝缘层图案可以包括沿着元件隔离结构延伸的延伸部分，可以与元件隔离结构间隔开，并且可以悬于元件隔离结构之上。支撑绝缘层可以填充限定在延伸部分与元件隔离结构之间的凹陷空间。

公开(公告)号：CN114639676A

公开(公告)日：2022-06-17

申请号：CN202111304820.6

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 金桐䎸 ,  吉奎炫 ,  韩正勋 ,  白头山

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了一种半导体装置。所述半导体装置包括：第一沟槽和第二沟槽，在基底中的相应的第一区域和第二区域中；第一隔离结构，具有顺序地堆叠在第一沟槽中的第一内壁氧化物图案、第一衬里和第一填充绝缘图案；第二隔离结构，具有顺序地堆叠在第二沟槽中的第二内壁氧化物图案、第二衬里和第二填充绝缘图案；第一栅极结构，具有顺序地堆叠在第一区域上的第一高k介电图案、第一P型金属图案和第一N型金属图案；以及第二栅极结构，具有顺序地堆叠在第二区域上的第二高k介电图案和第二N型金属图案；其中，第一衬里和第二衬里分别突出到第一内壁氧化物图案和第二内壁氧化物图案以及第一填充绝缘图案和第二填充绝缘图案的上表面上方。

公开(公告)号：CN112447726B

公开(公告)日：2025-03-07

申请号：CN202010644166.2

申请日：2020-07-07

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  金根楠 ,  金桐䎸 ,  金奉秀 ,  金恩娥 ,  尹燦植 ,  李基硕 ,  丁贤玉 ,  韩成熙 ,  黄有商

IPC: H10B12/00 ,  H01L23/528

Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。

公开(公告)号：CN110491855B

公开(公告)日：2024-12-24

申请号：CN201811583019.8

申请日：2018-12-24

Applicant: 三星电子株式会社

Inventor： 金桐䎸 ,  李基硕 ,  尹灿植 ,  朴济民 ,  安佑松

IPC: H01L23/498 ,  H01L29/423 ,  H10B12/00

Abstract: 一种集成电路装置包括：衬底，其具有包括第一有源区的单元阵列区域和包括第二有源区的外围电路区域；直接接触件，其连接至单元阵列区域中的第一有源区；位线结构，其连接至单元阵列区域中的直接接触件；以及外围电路区域中的第二有源区上的外围电路栅极结构，其中，外围电路栅极结构包括各自掺杂有彼此掺杂浓度不同的载流子杂质的两个掺杂的半导体层。

公开(公告)号：CN114628327A

公开(公告)日：2022-06-14

申请号：CN202111466399.9

申请日：2021-12-03

Applicant: 三星电子株式会社

Inventor： 白头山 ,  金桐䎸 ,  吉奎炫 ,  韩正勋

IPC: H01L21/8234 ,  H01L21/768

Abstract: 一种半导体装置包括栅极堆叠体，该栅极堆叠体包括栅极绝缘层和在栅极绝缘层上的栅电极。栅极绝缘层包括第一介电层和在第一介电层上的第二介电层，第二介电层的介电常数大于第一介电层的介电常数。该半导体装置还包括在栅极堆叠体的侧表面上的第一间隔件，以及在第一间隔件上的第二间隔件，其中第二间隔件包括从低于第一间隔件的下表面的水平朝向第一介电层延伸的突出部分，并且第二间隔件的介电常数大于第一介电层的介电常数并且小于第一间隔件的介电常数。