公开(公告)号：CN119028975A

公开(公告)日：2024-11-26

申请号：CN202410645319.3

申请日：2024-05-23

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  J·马蒂诺 ,  徐康一

IPC: H01L27/088 ,  H01L29/417 ,  H01L29/06 ,  H01L21/8234

Abstract: 一种半导体器件，包括：第一源极/漏极区；第二源极/漏极区；沟道结构，将第一源极/漏极区连接到第二源极/漏极区；栅极结构，配置为控制沟道结构；背侧源极/漏极接触结构，连接到第一源极/漏极区的底表面；背侧隔离结构，在半导体器件的下部分处；以及在背侧源极/漏极接触结构上的第一接触间隔物，其中第一接触间隔物被配置为将背侧源极/漏极接触结构与背侧隔离结构中的另一电路元件隔离。

公开(公告)号：CN116581103A

公开(公告)日：2023-08-11

申请号：CN202310099470.7

申请日：2023-02-10

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  徐康一 ,  J·马蒂诺

IPC: H01L23/538 ,  H01L25/07 ,  H01L21/768

Abstract: 提供了一种三维(3D)堆叠半导体芯片架构和制造其的方法。该3D堆叠半导体芯片架构包括第一半导体芯片和第二半导体芯片，第一半导体芯片包括第一晶片、提供在第一晶片的第一侧上的第一前段(FEOL)层、提供在第一FEOL层上的第一中段(MOL)层、提供在第一MOL层上的第一后段(BEOL)层、提供在第一晶片的第二侧上的第一电源轨层，第二半导体芯片包括第二晶片、提供在第二晶片的第一侧上的第二FEOL层、提供在第二FEOL层上的第二MOL层、提供在第二MOL层上的第二BEOL层、提供在第二晶片的第二侧上的第二电源轨层，其中第一电源轨层和第二电源轨层彼此接触。

公开(公告)号：CN118349497A

公开(公告)日：2024-07-16

申请号：CN202410358636.7

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： R·卡查尔 ,  S·奥拉利格 ,  吴文涛 ,  O·平托 ,  J·马蒂诺

IPC: G06F13/12 ,  H04L67/145

Abstract: 公开了在基于NVMe‑oF的系统中支持机箱级保持活动的系统、装置和方法，该装置包括：接收器，从远程处理器接收消息，消息旨在用于存储设备；第一电路，生成对消息的响应，响应至少部分基于消息的内容；以及发送器，向远程处理器发送响应，其中，存储设备包括存储装置和控制器，控制器被配置为至少部分基于从远程处理器接收的写入请求将数据存储在存储装置中，并且至少部分基于来自远程处理器的读取请求从存储装置中检索数据，并且其中，交换机包括路由表，以将来自远程处理器的旨在用于处于低功率模式的存储设备的消息路由到装置，交换机与装置分离。