多堆叠半导体器件
    1.
    发明公开

    公开(公告)号:CN116895655A

    公开(公告)日:2023-10-17

    申请号:CN202310377089.2

    申请日:2023-04-07

    Abstract: 本发明提供一种多堆叠半导体器件,该多堆叠半导体器件包括:衬底;下部场效应晶体管,包括下部沟道结构、围绕下部沟道结构的下部栅极结构、以及第一和第二源极/漏极区;以及在下部场效应晶体管上的上部场效应晶体管,包括上部沟道结构、围绕上部沟道结构的上部栅极结构、以及分别垂直位于第一和第二源极/漏极区上方的第三和第四源极/漏极区,其中第一源极/漏极区连接到正电压源和负电压源中的一个,第三源极/漏极区连接到正电压源和负电压源中的另一个,以及其中第二源极/漏极区的顶部和第四源极/漏极区的底部彼此连接。

    用于多堆叠半导体器件的选择性双扩散中断结构及其制造方法

    公开(公告)号:CN115206969A

    公开(公告)日:2022-10-18

    申请号:CN202210392095.0

    申请日:2022-04-14

    Abstract: 一种多堆叠半导体器件包括:多个下晶体管结构,布置在下堆叠上并包括分别被多个下栅极结构围绕的多个下鳍结构;多个上晶体管结构,布置在上堆叠上并包括分别被多个上栅极结构围绕的多个上鳍结构;以及在下堆叠上的下扩散中断结构和在上堆叠上的上扩散中断结构中的至少一个,其中下扩散中断结构形成在两个相邻下栅极结构之间,并使分别包括所述两个相邻下栅极结构的两个下晶体管结构彼此隔离,上扩散中断结构形成在两个相邻上栅极结构之间,并使分别包括所述两个相邻上栅极结构的两个上晶体管结构彼此隔离。

    包括具有RMG内间隔物的栅极结构的多堆叠半导体器件

    公开(公告)号:CN116960157A

    公开(公告)日:2023-10-27

    申请号:CN202310457143.4

    申请日:2023-04-24

    Abstract: 提供了一种多堆叠半导体器件,其包括:下场效应晶体管,在下场效应晶体管中下沟道结构由下栅极结构围绕,下栅极结构包括下栅极电介质层、下功函数金属层和下栅极金属图案;以及上场效应晶体管,在上场效应晶体管中上沟道结构由上栅极结构围绕,上栅极结构围绕包括上栅极电介质层、上功函数金属层和上栅极金属图案,其中上沟道结构的沟道宽度小于下沟道结构的沟道宽度,以及其中替代金属栅极(RMG)内间隔物在下沟道结构不与上沟道结构垂直重叠的区域形成在下功函数金属层和上功函数金属层之间。

    具有混合沟道结构的半导体器件
    6.
    发明公开

    公开(公告)号:CN116137288A

    公开(公告)日:2023-05-19

    申请号:CN202211450497.8

    申请日:2022-11-16

    Abstract: 一种半导体器件包括:衬底;至少一个混合沟道结构,形成在衬底上并包括至少一个第一沟道结构和第二沟道结构,至少一个第一沟道结构在第一方向和第二方向上平行于衬底的上表面延伸而不直接接触衬底,第二沟道结构在垂直于第一方向或第二方向的第三方向上连接到至少一个第一沟道结构并与至少一个第一沟道结构相交;围绕混合沟道结构的栅极结构;以及源极/漏极区,分别形成在至少一个混合沟道结构的沿第一方向的相反两端。

    具有垂直未对准的多堆叠半导体器件及其形成方法

    公开(公告)号:CN115706115A

    公开(公告)日:2023-02-17

    申请号:CN202210926084.6

    申请日:2022-08-03

    Abstract: 一种多堆叠半导体器件,包括:下堆叠晶体管结构,包括下有源区和下栅极结构,下有源区包括下沟道结构,下栅极结构围绕下沟道结构;上堆叠晶体管结构,垂直堆叠在下堆叠晶体管结构之上,并且包括上有源区和上栅极结构,上有源区包括上沟道结构,上栅极结构围绕上沟道结构;至少一个栅极接触插塞,接触下栅极结构的顶表面,其中下栅极结构和上栅极结构在平面图中具有基本相同的尺寸,并且其中下栅极结构在垂直方向上不与上栅极结构完全重叠。

    纳米片晶体管器件及其形成方法
    9.
    发明公开

    公开(公告)号:CN115425076A

    公开(公告)日:2022-12-02

    申请号:CN202210522451.6

    申请日:2022-05-13

    Abstract: 本公开提供了纳米片晶体管器件及其形成方法。纳米片晶体管器件包括晶体管堆叠,该晶体管堆叠包括具有第一纳米片宽度和下栅极宽度的下纳米片晶体管。该晶体管堆叠还包括上纳米片晶体管,该上纳米片晶体管在下纳米片晶体管上并且具有分别不同于第一纳米片宽度和下栅极宽度的第二纳米片宽度和上栅极宽度。

    多堆叠半导体器件
    10.
    发明公开

    公开(公告)号:CN116960164A

    公开(公告)日:2023-10-27

    申请号:CN202310449600.5

    申请日:2023-04-24

    Abstract: 提供了一种多堆叠半导体器件,其包括:衬底;下场效应晶体管,其中下沟道结构被包括下功函数金属层和下栅电极的下栅极结构围绕;以及上场效应晶体管,其中上沟道结构被包括上功函数金属层和上栅电极的上栅极结构围绕,其中下栅电极和上栅电极中的每个包括金属或金属化合物,以及其中下栅电极包括多晶硅(poly‑Si)或包含掺杂剂的多晶硅,上栅电极包括金属或金属化合物。

Patent Agency Ranking