低压差稳压器、时钟生成电路以及存储器件

    公开(公告)号:CN117930926A

    公开(公告)日:2024-04-26

    申请号:CN202311374951.0

    申请日:2023-10-23

    Abstract: 一种低压差(LDO)稳压器,其被配置为生成第一输出电压至第n输出电压,其中,n是大于或等于2的自然数,并且第一输出电压至第n输出电压中的每一者对应于参考电压。该LDO稳压器包括:放大器,该放大器被配置为基于参考电压和第一输出电压至第n输出电压中的第一输出电压来生成误差电压;修整控制电路,该修整控制电路被配置为基于第一输出电压至第n输出电压来生成第一修整信号至第n‑1修整信号;以及输出缓冲器电路,该输出缓冲器电路被配置为基于误差电压和第一修整信号至第n‑1修整信号来生成第一输出电压至第n输出电压。

Patent Agency Ranking