公开(公告)号：CN116090507A

公开(公告)日：2023-05-09

申请号：CN202210985760.7

申请日：2022-08-17

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 安廷镐 ,  李宣政 ,  李海龙 ,  崔在完

IPC: G06N3/0455 ,  G06N3/082

Abstract: 提供了电子装置和用于推断的方法。所述电子装置包括：处理器，被配置为：通过实现包括多个编码器和多个解码器的转换模型来执行推断；以及存储器，被配置为：存储将由处理器执行的指令。编码器和解码器中的每个包括注意力块，注意力块确定注意力值。处理器被配置为：在注意力块中逐区块执行第一子柔性最大操作；基于第一子柔性最大操作的结果值来执行缩减操作以确定调整因子；并且基于缩减操作的结果值来逐区块执行第二子柔性最大操作。

公开(公告)号：CN112668689A

公开(公告)日：2021-04-16

申请号：CN202010410622.7

申请日：2020-05-15

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 鲁有桓 ,  金炳澔 ,  朴宰贤 ,  安廷镐 ,  魏民复 ,  李宣政 ,  李于镇 ,  郑原景 ,  郑宗郁 ,  崔在元

IPC: G06N3/04 ,  G06N3/063 ,  G06N3/08

Abstract: 一种进行多媒体数据处理的方法和设备。一种处理多媒体数据的方法包括：获得多媒体数据；以及使用神经网络从所述多媒体数据识别对象，其中，针对神经网络的至少一个层中的任意一层执行如下处理：基于包括在第一矩阵数据中的有效元素的信息产生第一矩阵数据的压缩数据，其中，第一矩阵数据被用于对第二矩阵数据进行卷积运算，其中，第二矩阵数据对应于多媒体数据或者与所述多媒体数据相应的特征图数据；基于所述压缩数据提取第二矩阵数据中的元素值信息；并且基于所述压缩数据和提取出的第二矩阵数据中的元素值信息产生输出矩阵数据。

公开(公告)号：CN116633520A

公开(公告)日：2023-08-22

申请号：CN202310088466.0

申请日：2023-02-09

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 孙弘乐 ,  金相杓 ,  金钟慜 ,  安廷镐 ,  罗韩星 ,  文永植 ,  申峻昊

IPC: H04L9/00 ,  H04L9/06 ,  G06F17/10

Abstract: 公开了同态加密操作加速器以及同态加密操作加速器的操作方法。所述同态加密操作加速器的操作方法包括：对第一同态密文和第二同态密文中的每一者执行数论变换(NTT)运算；以及通过使用所述NTT运算的第一值将部分和相加来执行基数转换运算。

公开(公告)号：CN107958679B

公开(公告)日：2023-05-23

申请号：CN201710953332.5

申请日：2017-10-13

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团 ,  威斯康星校友研究基金会

Inventor： 吴成一 ,  金南昇 ,  孙永训 ,  金灿景 ,  宋镐永 ,  安廷镐 ,  黄祥俊

IPC: G11C7/10 ,  G11C8/10

Abstract: 提供了存储器模块和用于存储器模块的处理数据缓冲器。存储器模块包括存储器装置、命令/地址缓冲装置和处理数据缓冲器。存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位两者。命令/地址缓冲装置被配置为向第一输入/输出端子组输出第一命令/地址位。处理数据缓冲器被配置为向第二输入/输出端子组输出数据位和第二命令/地址位。存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。

公开(公告)号：CN112652333A

公开(公告)日：2021-04-13

申请号：CN202010400764.5

申请日：2020-05-13

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 徐承右 ,  金炳澔 ,  朴宰贤 ,  安廷镐 ,  魏民復 ,  李宣政 ,  李于镇 ,  郑原景 ,  郑宗郁 ,  崔在完

IPC: G11C7/10 ,  G11C11/409 ,  G06N3/063

Abstract: 公开采用存储器中处理的半导体存储器装置及其操作方法。所述半导体存储器装置包括：多个存储体，所述多个存储体包括包含计算电路的第一存储体组和不具有计算电路的第二存储体组；以及控制电路，被配置为在满足所述半导体存储器装置的最大功耗条件的情况下控制由第一存储体组进行的PIM运算与对所述多个存储体的存储器请求的处理一起执行。

公开(公告)号：CN107958679A

公开(公告)日：2018-04-24

申请号：CN201710953332.5

申请日：2017-10-13

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团 ,  威斯康星校友研究基金会

Inventor： 吴成一 ,  金南昇 ,  孙永训 ,  金灿景 ,  宋镐永 ,  安廷镐 ,  黄祥俊

IPC: G11C7/10 ,  G11C8/10

CPC classification number: G11C7/1057 ,  G11C7/1063 ,  G11C7/1084 ,  G11C7/109 ,  G11C8/10

Abstract: 提供了存储器模块和用于存储器模块的处理数据缓冲器。存储器模块包括存储器装置、命令/地址缓冲装置和处理数据缓冲器。存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位两者。命令/地址缓冲装置被配置为向第一输入/输出端子组输出第一命令/地址位。处理数据缓冲器被配置为向第二输入/输出端子组输出数据位和第二命令/地址位。存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。