公开(公告)号：CN106128951A

公开(公告)日：2016-11-16

申请号：CN201610510527.8

申请日：2016-06-30

Applicant: 上海华力微电子有限公司

Inventor： 黄海辉 ,  杨渝书 ,  乔夫龙

IPC: H01L21/311 ,  H01L21/8247

CPC classification number: H01L21/31144 ,  H01L21/31111 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，包括：在衬底上依次形成垫氧层、氮化硅硬掩模层、底部抗放射涂层以及光刻胶层，并且对光刻胶层进行显影以形成光刻胶图案；利用形成图案的光刻胶层，对氮化硅硬掩模层和底部抗放射涂层进行干法刻蚀以形成氮化硅硬掩模层和底部抗放射涂层的图案；去除光刻胶层和底部抗放射涂层，并去除多聚物残留和表面颗粒；利用形成图案的氮化硅硬掩模层来刻蚀垫氧层以减小暴露的垫氧层区域的厚度；利用形成图案的氮化硅硬掩模层作为阻挡层来进行离子注入；使用湿法刻蚀去除氮化硅硬掩模层；使用湿法刻蚀来清洗晶圆表面，其中湿法刻蚀降低了剩余的垫氧层的厚度。

公开(公告)号：CN103943549B

公开(公告)日：2016-08-17

申请号：CN201410174759.1

申请日：2014-04-28

Applicant: 上海华力微电子有限公司

Inventor： 黄海辉 ,  杨渝书 ,  秦伟 ,  李程

IPC: H01L21/762 ,  H01L21/28

Abstract: 本发明公开了一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，通过增加SiN硬掩膜的厚度，扩大多晶硅平坦化的工艺窗口；通过引入可产生高分子聚合物的刻蚀气体，实现大斜度的SiN硬掩膜倾角，以增强沟槽氧化物填充的工艺能力；通过分2次进行湿法刻蚀去除SiN硬掩膜，使晶圆经过氢氟酸槽两次，利用各向同性刻蚀特性使沟槽氧化物顶部圆滑化，有利于浮栅极多晶硅的填充。本发明应用于0.18μm及以下闪存器件的自对准浮栅极多晶硅填充工艺中，可同时消除自对准浮栅极多晶硅填充工艺中浅沟槽氧化物空洞和浮栅极多晶硅凹点的产生，进一步完善了现有工艺。

公开(公告)号：CN103887224A

公开(公告)日：2014-06-25

申请号：CN201410106568.1

申请日：2014-03-20

Applicant: 上海华力微电子有限公司

Inventor： 黄海辉 ,  杨渝书 ,  秦伟 ,  高慧慧

IPC: H01L21/762 ,  H01L21/027

CPC classification number: H01L27/11521 ,  H01L21/764

Abstract: 本发明提供一种形成浅沟槽隔离的方法，所述方法包括：提供一晶圆，于所述晶圆表面向上设置隧道氧化层，浮栅极多晶硅层，硬质掩膜，正硅酸乙酯，底部抗反射层和光阻层；对所述光阻层曝光显影；对所述底部抗反射层刻蚀进行刻蚀，并对所述光阻进行硬化处理；对所述正硅酸乙酯层和所述硬质掩膜层进行刻蚀；去除所述光阻层和所述底部抗反射层；对所述浮栅极多晶硅层、所述隧道氧化层与所述晶圆衬底进行刻蚀。通过本发明的一种改善自对准浅沟槽隔离工艺中有源区线宽扭曲的刻蚀方案能够改进45nm技术节点以下自对准浅沟槽刻蚀工艺中有源区线形扭曲，以及沟槽深度局部不均一性。

公开(公告)号：CN103400796A

公开(公告)日：2013-11-20

申请号：CN201310354785.8

申请日：2013-08-14

Applicant: 上海华力微电子有限公司

Inventor： 黄海辉 ,  杨渝书 ,  秦伟

IPC: H01L21/762

Abstract: 本发明公开了一种双深度浅沟道隔离槽的刻蚀工艺，包括：提供衬底，对所述衬底进行光刻涂胶和显影；对所述衬底刻蚀形成第一道浅沟槽并清洗；对其中一个第一道浅沟槽进行光刻胶填充和显影；对另一个第一道浅沟槽的底部圆角进行刻蚀；进一步刻蚀上述第一道浅沟槽，形成第二道较深沟槽；去除所述光刻胶并清洗。本发明在形成第一道浅沟槽之后，对其中一个第一道浅沟槽进行光刻胶填充和显影后，仅对另一个第一道浅沟槽的底部圆角进行刻蚀，延续第一道浅沟槽的侧壁形貌，消除了经过两次沟槽刻蚀后沟槽侧壁所形成的不同倾角问题。

公开(公告)号：CN103295895A

公开(公告)日：2013-09-11

申请号：CN201310157273.2

申请日：2013-05-02

Applicant: 上海华力微电子有限公司

Inventor： 李程 ,  吴敏 ,  杨渝书 ,  秦伟 ,  黄海辉 ,  高慧慧

IPC: H01L21/311

Abstract: 本发明提供一种在半导体器件层上改善自对准硅化物阻挡层台阶效应的刻蚀方法，该自对准硅化物阻挡层为氧化硅型，包含预处理和主刻蚀两个过程，预处理过程包括：形成具有各向同性刻蚀能力的等离子体；利用具有各向同性刻蚀能力的等离子体对自对准硅化物阻挡层的台阶区域的顶部进行选择性刻蚀；主刻蚀过程包括：形成具有各向异性刻蚀能力的等离子体；利用具有各向异性刻蚀能力的等离子体对自对准硅化物阻挡层的台阶区域的顶部、侧壁和底部进行近似同步的等速率刻蚀。本发明的刻蚀方法，可以有效去除自对准硅化物阻挡层的台阶效应，实现自对准硅化物阻挡层的均匀覆盖，以降低后续制程去除自对准硅化物阻挡层的难度。

公开(公告)号：CN105826326B

公开(公告)日：2018-11-09

申请号：CN201610163759.0

申请日：2016-03-22

Applicant: 上海华力微电子有限公司

Inventor： 黄海辉 ,  杨渝书 ,  乔夫龙 ,  李程

IPC: H01L27/11521 ,  H01L21/311 ,  H01L21/28

Abstract: 本发明方法提出一种改善深亚微米级闪存器件耦合率的沟槽氧化物的刻蚀方法，采用第一干法刻蚀+湿法腐蚀+第二干法刻蚀组合，利用干法刻蚀有效克服填充氧化物密度不均匀的特点，由第一干法刻蚀将沟槽内开口处密度疏松区域的氧化物去除，使后续刻蚀的氧化物界面保持高度相同，且密度均匀一致，然后通过湿法腐蚀去除由第一干法刻蚀造成的多晶浮栅侧壁的氧化物侧墙，使该部分侧壁完全没有氧化物覆盖，再由第二干法刻蚀实现高度一致的沟槽内氧化物底部，以及统一形貌的保护遂穿氧化层的多晶浮栅侧壁底部的氧化物侧墙，ONO淀积，形成一致的由ONO与多晶浮栅接触组成的ONO电容，从而实现改善深亚微米级闪存器件的耦合率，提升产品合格率和使用寿命的目的。

公开(公告)号：CN106128951B

公开(公告)日：2019-03-08

申请号：CN201610510527.8

申请日：2016-06-30

Applicant: 上海华力微电子有限公司

Inventor： 黄海辉 ,  杨渝书 ,  乔夫龙

IPC: H01L21/311 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，包括：在衬底上依次形成垫氧层、氮化硅硬掩模层、底部抗放射涂层以及光刻胶层，并且对光刻胶层进行显影以形成光刻胶图案；利用形成图案的光刻胶层，对氮化硅硬掩模层和底部抗放射涂层进行干法刻蚀以形成氮化硅硬掩模层和底部抗放射涂层的图案；去除光刻胶层和底部抗放射涂层，并去除多聚物残留和表面颗粒；利用形成图案的氮化硅硬掩模层来刻蚀垫氧层以减小暴露的垫氧层区域的厚度；利用形成图案的氮化硅硬掩模层作为阻挡层来进行离子注入；使用湿法刻蚀去除氮化硅硬掩模层；使用湿法刻蚀来清洗晶圆表面，其中湿法刻蚀降低了剩余的垫氧层的厚度。

公开(公告)号：CN103872059B

公开(公告)日：2016-08-31

申请号：CN201410110060.9

申请日：2014-03-24

Applicant: 上海华力微电子有限公司

Inventor： 陈精纬 ,  陈广龙 ,  黄海辉

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/28 ,  H01L21/762

Abstract: 一种P型沟道闪存器件之制造方法，包括：步骤S1：通过离子注入工艺形成N阱，并沉积遂穿氧化层、第一多晶硅浮栅结构和氮化硅层；步骤S2：通过干法刻蚀工艺形成浅沟槽隔离；步骤S3：通过高深宽比工艺对浅沟槽隔离进行二氧化硅介质层填充；步骤S4：通过湿法刻蚀部分去除二氧化硅介质层，并沉积ONO介电氧化层；步骤S5：淀积第二多晶硅控制栅结构；步骤S6：通过干法刻蚀工艺刻蚀形成控制栅极和浮栅；步骤S7：源极区和所述漏极区注入不同剂量P型掺杂。本发明在P型沟道存储器件的基础上采用自对准浅沟槽隔离工艺，不仅增加器件存储密度，而且通过采用较高的浮栅，增强器件的电压耦合效应，进而实现读取速度快、功耗低等功效。

公开(公告)号：CN103258761B

公开(公告)日：2016-08-10

申请号：CN201310157252.0

申请日：2013-05-02

Applicant: 上海华力微电子有限公司

Inventor： 李程 ,  吴敏 ,  杨渝书 ,  秦伟 ,  黄海辉 ,  高慧慧

IPC: H01L21/67 ,  H01L21/02 ,  H01L21/3065

Abstract: 本发明提供一种控制晶圆温度的等离子体刻蚀腔体及其方法，等离子体刻蚀腔体包括：连接接地线的上电极和连接射频源的下电极，以及位于上、下电极之间的静电吸盘，在上电极下方设有石英窗，在石英窗与上电极之间设有加热装置，在静电吸盘内部设有冷却剂循环装置，在加热装置与上电极之间设有反射装置，或在加热装置与上电极相对的内表面或侧面的内表面涂有反射涂层，利用反射涂层或反射装置可以将加热装置的光线集聚到晶圆上并且在晶圆表面均匀分布，提高了加热装置的热量的利用率，再利用静电吸盘下方的冷却剂循环装置进一步精确控制晶圆表面的温度，实现了对晶圆温度的良好控制，并且该等离子体刻蚀腔室的结构简单，易于维护。

公开(公告)号：CN105826326A

公开(公告)日：2016-08-03

申请号：CN201610163759.0

申请日：2016-03-22

Applicant: 上海华力微电子有限公司

Inventor： 黄海辉 ,  杨渝书 ,  乔夫龙 ,  李程

IPC: H01L27/115 ,  H01L21/311 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/31111 ,  H01L21/31116

Abstract: 本发明方法提出一种改善深亚微米级闪存器件耦合率的沟槽氧化物的刻蚀方法，采用第一干法刻蚀+湿法腐蚀+第二干法刻蚀组合，利用干法刻蚀有效克服填充氧化物密度不均匀的特点，由第一干法刻蚀将沟槽内开口处密度疏松区域的氧化物去除，使后续刻蚀的氧化物界面保持高度相同，且密度均匀一致，然后通过湿法腐蚀去除由第一干法刻蚀造成的多晶浮栅侧壁的氧化物侧墙，使该部分侧壁完全没有氧化物覆盖，再由第二干法刻蚀实现高度一致的沟槽内氧化物底部，以及统一形貌的保护遂穿氧化层的多晶浮栅侧壁底部的氧化物侧墙，ONO淀积，形成一致的由ONO与多晶浮栅接触组成的ONO电容，从而实现改善深亚微米级闪存器件的耦合率，提升产品合格率和使用寿命的目的。