肖特基二极管阻挡层的形成方法

    公开(公告)号:CN104465357B

    公开(公告)日:2017-08-08

    申请号:CN201410853558.4

    申请日:2014-12-31

    Inventor: 刘善善 徐俊杰

    Abstract: 本发明公开了一种肖特基二极管阻挡层的形成方法,步骤包括:1)在同一批肖特基二极管晶圆生长Ti/TiN阻挡层前,做一次靶材清洁,清除上一批Ti/TiN或TiN制品作业后残留在腔体内的氮;2)在一片肖特基二极管晶圆上生长Ti/TiN阻挡层;3)做一次靶材清洁,清除步骤2)作业后残留在腔体内的氮;4)重复步骤2)到3),直到完成该批晶圆的阻挡层作业。本发明通过在生长肖特基二极管阻挡层前,先做一次靶材清洁,将上一批Ti/TiN或TiN制品作业后残留在腔体内的氮含量降低到可接受的程度,大幅减少了首枚晶圆作业时Ti转变成TiN的量,从而降低了首枚晶圆阻挡层中TiN的厚度,减少了首枚肖特基二极管晶圆的漏电。

    OTP器件的结构和制作方法

    公开(公告)号:CN104538362B

    公开(公告)日:2019-02-05

    申请号:CN201410842288.7

    申请日:2014-12-29

    Inventor: 王乐平 徐俊杰

    Abstract: 本发明公开了一种OTP器件的制作方法,步骤包括:1)用常规工艺在衬底上形成阱、源、漏、浅沟槽隔离、栅氧、选择栅、浮栅、栅极多晶硅、侧墙;2)淀积等离子增强‑四乙氧基硅烷膜,通过光刻和刻蚀把硅化阻挡层以外区域的等离子增强‑四乙氧基硅烷膜刻掉;3)进行钴化金属工艺,在硅露出区域形成钴化金属;4)再次淀积等离子增强‑四乙氧基硅烷膜,形成浮栅数据存储保护膜;5)淀积层间介质膜,化学机械研磨,光刻和刻蚀形成接触孔。本发明还公开了用上述方法制作的OTP器件的结构。发明通过对浮栅和选择栅都采用自对准多晶硅化物工艺,扩大了硅化阻挡层光刻工艺的窗口,同时降低了成本。

    OTP器件的结构和制作方法

    公开(公告)号:CN104538362A

    公开(公告)日:2015-04-22

    申请号:CN201410842288.7

    申请日:2014-12-29

    Inventor: 王乐平 徐俊杰

    CPC classification number: H01L27/11517 H01L21/28

    Abstract: 本发明公开了一种OTP器件的制作方法,步骤包括:1)用常规工艺在衬底上形成阱、源、漏、浅沟槽隔离、栅氧、选择栅、浮栅、栅极多晶硅、侧墙;2)淀积等离子增强-四乙氧基硅烷膜,通过光刻和刻蚀把硅化阻挡层以外区域的等离子增强-四乙氧基硅烷膜刻掉;3)进行钴化金属工艺,在硅露出区域形成钴化金属;4)再次淀积等离子增强-四乙氧基硅烷膜,形成浮栅数据存储保护膜;5)淀积层间介质膜,化学机械研磨,光刻和刻蚀形成接触孔。本发明还公开了用上述方法制作的OTP器件的结构。发明通过对浮栅和选择栅都采用自对准多晶硅化物工艺,扩大了硅化阻挡层光刻工艺的窗口,同时降低了成本。

    集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法

    公开(公告)号:CN102931216B

    公开(公告)日:2015-04-08

    申请号:CN201110229098.4

    申请日:2011-08-11

    Abstract: 本发明公开了一种集成有肖特基二极管的绝缘栅双极晶体管结构,包括IGBT,所述IGBT的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域,未被多晶硅栅覆盖的区域与其上方金属形成肖特基接触,使肖特基二极管与IGBT集成在一起,与IGBT的集电极-发射极形成并联关系。本发明将肖特基二极管集成在IGBT中,当IGBT电流从发射极向集电极导通时,能够起续流作用,从而使开关速度提高,开关功耗降低;当IGBT电流从集电极向发射极导通关断时,能够为少数载流子的反向恢复多提供一旁路,从而使得续流关断的反向恢复时间大大减小,开关速度提高。本发明还公开了一种集成有肖特基二极管的绝缘栅双极晶体管结构的制备方法。

    肖特基二极管阻挡层的形成方法

    公开(公告)号:CN104465357A

    公开(公告)日:2015-03-25

    申请号:CN201410853558.4

    申请日:2014-12-31

    Inventor: 刘善善 徐俊杰

    CPC classification number: H01L21/28 H01L29/47

    Abstract: 本发明公开了一种肖特基二极管阻挡层的形成方法,步骤包括:1)在同一批肖特基二极管晶圆生长Ti/TiN阻挡层前,做一次靶材清洁,清除上一批Ti/TiN或TiN制品作业后残留在腔体内的氮;2)在一片肖特基二极管晶圆上生长Ti/TiN阻挡层;3)做一次靶材清洁,清除步骤2)作业后残留在腔体内的氮;4)重复步骤2)到3),直到完成该批晶圆的阻挡层作业。本发明通过在生长肖特基二极管阻挡层前,先做一次靶材清洁,将上一批Ti/TiN或TiN制品作业后残留在腔体内的氮含量降低到可接受的程度,大幅减少了首枚晶圆作业时Ti转变成TiN的量,从而降低了首枚晶圆阻挡层中TiN的厚度,减少了首枚肖特基二极管晶圆的漏电。

    一种消除沟槽顶端尖角的方法

    公开(公告)号:CN103137483B

    公开(公告)日:2015-08-19

    申请号:CN201110389017.7

    申请日:2011-11-30

    Inventor: 徐俊杰 陈正嵘

    Abstract: 本发明公开了一种消除沟槽顶端尖角的方法,包括如下步骤:1,ONO成长;2,ONO刻蚀;3,沟槽刻蚀:用ONO作为硬质掩膜进行干法刻蚀;4,横向湿法刻蚀硬质掩膜的中间氮化硅,要求完全露出沟槽顶端的尖角;5,全面刻蚀硬质掩膜上面残留的顶层氧化膜,同时横向刻蚀硬质掩膜的底层氧化膜;6,对沟槽底部进行沟槽同向刻蚀,同时对顶端的尖角进行横向和纵向刻蚀,减小顶端的尖角;7,在沟槽内生长一层牺牲氧化层,沟槽顶端尖角被完全氧化,尖角消失;8,牺牲氧化层湿法刻蚀;氮化硅湿法刻蚀,保留部分氮化硅作为HDP化学机械研磨的阻挡层。本发明能消除沟槽顶端尖角,确保后续HDP能够无孔填充沟槽。

    TVS器件及工艺方法
    7.
    发明公开

    公开(公告)号:CN104733544A

    公开(公告)日:2015-06-24

    申请号:CN201310717875.9

    申请日:2013-12-23

    CPC classification number: H01L29/866 H01L29/0684 H01L29/66106

    Abstract: 本发明公开了一种TVS器件,包含P型衬底上的第一外延层及第二外延层,P型衬底具有背面金属,第一外延层中具有N型埋层,填充氧化物的深隔离沟槽隔离出齐纳二极管、上桥二极管及下桥二极管,第二外延层中具有重掺杂的P型区及重掺杂的N型区,第二外延层表面具有金属前介质层及覆盖在金属前介质层上的顶层金属,所述的齐纳二极管,其阳极是由多个从上至下依次贯穿第二外延层、第一外延层,底部位于P型衬底上的多晶硅深沟槽构成,将传统的平面型器件改为三维立体结构,节省了芯片面积。本发明还公开了所述TVS器件的制造方法。

    沟槽型MOSFET的结构及制造方法

    公开(公告)号:CN104538452A

    公开(公告)日:2015-04-22

    申请号:CN201410856764.0

    申请日:2014-12-29

    CPC classification number: H01L29/66666 H01L29/7827

    Abstract: 本发明公开了一种沟槽型MOSFET的制造方法,其特征在于,步骤包括:1)沟槽刻蚀,其中栅极沟道沟槽的侧壁倾斜;2)生长栅氧,淀积多晶硅并回刻;3)体区、源区注入及退火;4)淀积层间电介质,接触孔刻蚀、注入并退火;5)淀积接触孔阻挡层,淀积钨并回刻;淀积顶层金属,并刻蚀形成栅极和源极;淀积背面金属,形成漏极。本发明还公开了用上述方法制造的MOSFET的结构。本发明通过优化沟槽刻蚀参数,把栅极沟道沟槽的形貌由垂直调整到倾斜,使沟槽内填充的多晶硅在回刻之后没有缝隙,从而避免了CT刻蚀在多晶硅内沿着缝隙往下刻的情况出现,保证了器件边缘不被击穿。

Patent Agency Ranking