公开(公告)号：CN102543737B

公开(公告)日：2015-02-04

申请号：CN201010595419.8

申请日：2010-12-17

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 金勤海 ,  陆珏 ,  李卫刚

IPC: H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种具有自对准金属硅化物工艺的双栅VDMOS的制备方法，包括如下步骤：1)控制栅和屏蔽栅的形成，所述屏蔽栅位于体区之间的漂移区之上，且所述控制栅和所述屏蔽栅部分叠加，所述控制栅和所述屏蔽栅之间通过绝缘层隔离；2)而在体区和源区形成之后，淀积介质层，而后刻蚀所述介质层在所述控制栅和屏蔽栅两边形成侧墙；3)之后进行自对准金属硅化物形成工艺，在所述屏蔽栅，控制栅和源区表面形成金属硅化物。采用该方法所制备的VDMOS器件，具有更低的漏源间的通态电阻。

公开(公告)号：CN104517824B

公开(公告)日：2017-08-08

申请号：CN201410377576.X

申请日：2014-08-01

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陆珏 ,  陈正嵘

IPC: H01L21/28

Abstract: 本发明公开了一种沟槽型双层栅的制造方法，包括步骤：在半导体外延层上形成沟槽；淀积衬垫氧化膜；淀积一层氮化膜；采用淀积加回刻工艺在沟槽底部填充第一层多晶硅；对氮化膜进行回刻将衬垫氧化膜的顶部表面露出；对衬垫氧化膜进行湿法腐蚀将沟槽侧面需要形成栅氧的区域露出；对氮化膜进行腐蚀到低于第一层多晶硅的顶部表面并形成一凹陷区；进行热氧化在沟槽侧面形成栅氧以及对第一层多晶硅的顶部热氧化形成第一氧化层；采用淀积加回刻工艺形成填充沟槽顶部的第二层多晶硅。本发明能避免在双层多晶硅之间形成尖角结构。

公开(公告)号：CN104517824A

公开(公告)日：2015-04-15

申请号：CN201410377576.X

申请日：2014-08-01

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陆珏 ,  陈正嵘

IPC: H01L21/28

Abstract: 本发明公开了一种沟槽型双层栅的制造方法，包括步骤：在半导体外延层上形成沟槽；淀积衬垫氧化膜；淀积一层氮化膜；采用淀积加回刻工艺在沟槽底部填充第一层多晶硅；对氮化膜进行回刻将衬垫氧化膜的顶部表面露出；对衬垫氧化膜进行湿法腐蚀将沟槽侧面需要形成栅氧的区域露出；对氮化膜进行腐蚀到低于第一层多晶硅的顶部表面并形成一凹陷区；进行热氧化在沟槽侧面形成栅氧以及对第一层多晶硅的顶部热氧化形成第一氧化层；采用淀积加回刻工艺形成填充沟槽顶部的第二层多晶硅。本发明能避免在双层多晶硅之间形成尖角结构。

公开(公告)号：CN102931215B

公开(公告)日：2015-02-04

申请号：CN201110229038.2

申请日：2011-08-11

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 金勤海 ,  陆珏 ,  丛茂杰

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种集成有低漏电肖特基二极管的IGBT结构，包括IGBT，IGBT的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域为没有P型掺杂的N漂移区；没有P型掺杂的N漂移区的顶部形成肖特基接触。本发明将低漏电肖特基二极管集成在IGBT中，当IGBT电流从发射极向集电极导通时，能够起续流作用，从而使开关速度提高，开关功耗降低；当IGBT电流从集电极向发射极导通关断时，能够为少数载流子的反向恢复多提供一旁路，从而使得续流关断的反向恢复时间大大减小。本发明还公开了一种集成有低漏电肖特基二极管的IGBT结构的制备方法。