-
公开(公告)号：CN102591760A
公开(公告)日：2012-07-18
申请号：CN201110263179.6
申请日：2011-09-07
Applicant: 上海大学
IPC: G06F11/267
Abstract: 本发明涉及一种基于长短扫描链与JTAG接口的片上调试电路。其目的是对微处理器内核提供一种功能强大的，且灵活多样的调试功能。所述的片上调试电路包括调试接口模块、调试异常控制模块、调试暂存模块和长短扫描链模块。片上调试电路将调试主机上发出的调试命令和数据，通过JTAG接口传输给调试接口模块，然后由测试访问控制器进行命令译码，再通过长短两条扫描链模块传输给微处理器核和调试异常控制模块，由所述的调试异常控制模块完成调试异常功能设置；所述的调试功能包括对程序设置断点，单步控制；读取和修改微处理器核的通用寄存器，控制程序在处理器上的运行，处理各类异常。调试暂存模块则是在调试功能触发时，保存微处理器核的运行状态，用当微处理器核退出调试时，恢复原来的运行状态。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
