-
公开(公告)号：CN119835976A
公开(公告)日：2025-04-15
申请号：CN202311314453.7
申请日：2023-10-11
Applicant: 世界先进积体电路股份有限公司
Abstract: 本发明公开了一种半导体装置及其制造方法，该半导体装置包括一基底，具有一第一表面和一第二表面；一闸极接垫和一源极接垫，彼此侧向分离，均设置于基底的第一表面之上；一汲极区，设置于基底的第二表面；一第一沟槽，设置于基底中，位于闸极接垫的正下方；一导电部，填充于第一沟槽内；一介电衬层，设置于第一沟槽内且围绕导电部；一第一掺杂区，位于第一沟槽的侧边；一第二沟槽，设置于基底中，位于源极接垫的正下方；一闸极电极，填充于第二沟槽内；一闸极介电层，设置于第二沟槽内且围绕闸极电极；以及一源极区，位于第二沟槽的侧边，其中第一掺杂区和源极区具有相同的导电类型。
-
公开(公告)号：CN118866937A
公开(公告)日：2024-10-29
申请号：CN202310480328.7
申请日：2023-04-28
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种半导体装置，包含沟槽设置于基底中，栅极电极设置于沟槽内，源极接触区设置于基底的第一表面，漏极接触区设置于基底的第二表面，第一导电类型的重掺杂区设置于沟槽的正下方，在第一方向上，重掺杂区的宽度小于沟槽的宽度，以及第二导电类型的电流分散层设置于基底中，且环绕沟槽的底部和重掺杂区，电流分散层具有渐变的掺杂浓度，沿着第一方向，渐变的掺杂浓度从重掺杂区向外侧梯度地增加。
-
公开(公告)号：CN118825067A
公开(公告)日：2024-10-22
申请号：CN202310409975.9
申请日：2023-04-18
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 一种半导体装置，包含第一导电类型的基底，其包含主动区和周边区，沟槽设置于基底中且位于主动区，栅极电极设置于沟槽内，具有第二导电类型的遮蔽掺杂区设置于基底中，且位于沟槽正下方，具有第二导电类型的埋置保护环设置于基底中且位于周边区，埋置保护环和遮蔽掺杂区在基底的相同深度，以及具有第二导电类型的接面终端延伸结构设置于基底中，位于埋置保护环的正上方，且与埋置保护环分离。
-
公开(公告)号：CN118073398A
公开(公告)日：2024-05-24
申请号：CN202211468457.6
申请日：2022-11-22
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L27/088 , H01L21/8234
Abstract: 本发明提供一种半导体装置及其形成方法。其中半导体装置包含基板、外延层、电极结构、第一侧壁掺杂区、第二侧壁掺杂区与底部掺杂区。基板具有第一导电型。外延层具有第一导电型并设置于基板上。电极结构设置于外延层中。电极结构沿着一第一方向延伸。第一侧壁掺杂区具有第一导电型并设置于电极结构的一侧。第二侧壁掺杂区具有不同于第一导电型的一第二导电型并设置于电极结构的另一侧。底部掺杂区具有第二导电型并设置于电极结构下。第二侧壁掺杂区与底部掺杂区连接。
-
Patent Agency Ranking
公开(公告)号：CN111697050B
公开(公告)日：2023-02-28
申请号：CN201910189050.1
申请日：2019-03-13
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种半导体装置及其形成方法，半导体装置包含基底具有第一导电型，外延层具有第一导电型，设置于基底上，且外延层内具有沟槽，第一井区设置于外延层中且在沟槽下方，且具有不同于第一导电型的第二导电型，第一栅极电极设置于沟槽中，且具有第二导电型，以及第二栅极电极设置于沟槽中且位于第一栅极电极上方，其中第二栅极电极通过第一绝缘层与第一栅极电极隔开。本发明亦提供半导体装置的制造方法。本发明工艺步骤少，成本低，可减小元件尺寸。
-
公开(公告)号：CN117790566A
公开(公告)日：2024-03-29
申请号：CN202211155595.9
申请日：2022-09-22
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/78 , H01L29/40 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明提供了一种半导体结构及其形成方法。此半导体结构包含基板、外延层、阱、栅极电极、导电结构与源极电极。基板具有第一导电型。外延层具有第一导电型并设置于基板上。阱具有不同于第一导电型的第二导电型并设置于外延层中。栅极电极设置于阱上。导电结构包含上部与下部，其中下部朝向基板方向延伸至外延层中，且上部设置于外延层上。源极电极设置于导电结构上。
-
公开(公告)号：CN111697050A
公开(公告)日：2020-09-22
申请号：CN201910189050.1
申请日：2019-03-13
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种半导体装置及其形成方法，半导体装置包含基底具有第一导电型，外延层具有第一导电型，设置于基底上，且外延层内具有沟槽，第一井区设置于外延层中且在沟槽下方，且具有不同于第一导电型的第二导电型，第一栅极电极设置于沟槽中，且具有第二导电型，以及第二栅极电极设置于沟槽中且位于第一栅极电极上方，其中第二栅极电极通过第一绝缘层与第一栅极电极隔开。本发明亦提供半导体装置的制造方法。本发明工艺步骤少，成本低，可减小元件尺寸。
-
公开(公告)号：CN118039691A
公开(公告)日：2024-05-14
申请号：CN202211354887.5
申请日：2022-11-01
Applicant: 世界先进积体电路股份有限公司
Abstract: 一种半导体装置，包括一衬底，具有一第一导电类型；一外延层，形成于前述衬底上，且外延层具有第一导电类型；一井区形成于外延层中且具有一第二导电类型；一绝缘柱体，在外延层中延伸；一第一掺杂区形成于外延层中且围绕绝缘柱体的侧壁；一第二掺杂区具有第二导电类型且位于第一掺杂区的下方更接近衬底；以及一栅极结构，设置于前述绝缘柱体的一侧且彼此相隔开来，且前述栅极结构延伸至前述外延层中。前述第一掺杂区具有第二导电类型，前述绝缘柱体自前述第一掺杂区的顶部延伸贯穿前述第一掺杂区的底部且第一掺杂区与井区电连接。
-
公开(公告)号：CN117995839A
公开(公告)日：2024-05-07
申请号：CN202211339612.4
申请日：2022-10-27
Applicant: 世界先进积体电路股份有限公司
IPC: H01L27/07 , H01L23/48 , H01L21/8249 , H01L21/768
Abstract: 本申请公开一种半导体装置及其形成方法，其中，半导体装置包括具有一第一导电类型的一基底、形成于前述基底上的一外延层、自前述外延层的顶表面延伸至外延层中的一井区、形成于前述外延层中且与前述井区的底表面接触的一漂移区、一栅极结构以及一导电结构。前述外延层具有前述第一导电类型，前述井区具有一第二导电类型，且前述漂移区具有前述第一导电类型。前述栅极结构是自前述外延层的前述顶表面延伸穿过前述井区并且接触前述漂移区。前述导电结构形成于前述漂移区中且位于前述栅极结构的下方，其中前述栅极结构的一栅极介电层分隔前述导电结构和前述栅极结构的一栅极电极。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.045 seconds)
