-
公开(公告)号：CN114740325B
公开(公告)日：2025-04-18
申请号：CN202210315142.1
申请日：2022-03-28
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G01R31/26
Abstract: 本发明公开了一种异质结半导体器件热阻测量电路及其方法，其中电路包括信号发生模块，驱动模块，待测器件，可控负载模块，恒温装置，数据采集模块以及电源模块。提取异质结半导体器件工作热稳定状态下漏电极电流随时间的变化率作为结温的参考，从而进行异质结半导体器件工作热稳定状态下热阻阻值的计算。其中，可以通过调控可控负载模块，使电路在正常工作模式和测量模式两种状态下切换。正常工作模式用于使待测器件处于热稳定的工作状态；测量模式用于提取待测器件漏电极电流变化率以进行热阻的计算。
-
公开(公告)号：CN119582589A
公开(公告)日：2025-03-07
申请号：CN202411536312.4
申请日：2024-10-31
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明涉及一种宽输入输出范围低纹波平均电流模式升降压变换器，基于变压主电路接电压源为负载供电；电流采样电路选择采集变压主电路输入端电流或者输出端电流构成采样电流；反馈环路模块基于变压主电路输出端电压与基准电压之间差值电压，获得采样电流与差值电压之间所对应的误差电压；控制逻辑模块生成驱动信号输送至对应NMOS开关管进行控制，实现变压主电路切换工作于降压BUCK模式或者升压BOOST模式；设计方案控制简单，通过平均电流模式，结合两路斜坡补偿信号，使得变压主电路在不同升降压模式之间平滑切换并工作，有效降低输出纹波，实现了更宽的输入输出电压范围，并优化了开关管的开关顺序，提升了升降压变换器的整体效率。
-
公开(公告)号：CN114709255B
公开(公告)日：2024-09-10
申请号：CN202210349844.1
申请日：2022-04-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，器件元胞结构包括：N+衬底，其下设有漏极金属，其上设有N‑漂移区；在N‑漂移区内对称设有一对沟槽，槽底设有P+区，在槽内设有石墨烯源区，石墨烯源区上设有源极金属，N‑漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低，元胞尺寸小，单位面积元胞数量多，大幅提升了器件的功率密度，有效降低器件的比导通电阻、亚阈值摆幅，简化了制造工艺，降低了器件成本。器件反偏耐压时，P+区使电场峰值从异质结边界处转移到PN结边界处，提高了器件雪崩能力，增大了击穿电压。
-
-
公开(公告)号：CN116317488A
公开(公告)日：2023-06-23
申请号：CN202310309861.7
申请日：2023-03-28
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明是一种适用于多路驱动的四开关型谐振栅极驱动电路，其中，第一MOSFET和第二MOSFET构成一个半桥，半桥中点连接至变压器的原边的同名端，并且通过桥臂中点连接至主拓扑栅极驱动器第四开关管栅极；第三MOSFET和第四MOSFET同样构成一个半桥，半桥中点通过端口连接至变压器的原边的非同名端，并且连接至主拓扑栅极驱动器的第二开关管栅极；主拓扑栅极驱动器的第四开关管的栅极寄生电容视为并联在第二MOSFET的两端，主拓扑栅极驱动器的第二开关管的栅极寄生电容视为并联在第四MOSFET的两端。解决了现有谐振栅极驱动方案存在的驱动损耗高、控制复杂且死区不可控、磁性和开关元件较多、驱动电流小和无法实现多路驱动的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN116232309A
公开(公告)日：2023-06-06
申请号：CN202211051640.6
申请日：2022-08-31
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03K19/0175
Abstract: 本发明提供一种低功耗的高速电平移位电路，包括低压‑高压的电平移位模块、辅助锁存模块、自适应窄脉冲产生模块和辅助上拉模块；低压‑高压的电平移位模块包括低压‑高压电平移位电路和信号处理电路；辅助上拉模块包括两路分别设于低压‑高压电平移位电路高侧两个输出S、R点处的辅助上拉电路；辅助上拉电路包括反相器、与非门和PMOS管；辅助锁存模块包括辅助锁存电路，用于产生两个信号控制信号A和B，连接到两路辅助上拉电路，控制两个PMOS管仅在该管所辅助的支路输出点电位由低向高翻转时提供一个额外的上拉电流。本发明在保证足够的抗dV/dt能力的基础上，能够有效地降低电平移位电路的功耗和延时，实现驱动电路的高频工作，保证电源系统的高效性。
-
公开(公告)号：CN115133770A
公开(公告)日：2022-09-30
申请号：CN202210953278.5
申请日：2022-08-10
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种应用于多相Buck变换器的自适应切相控制模块，包括阈值判断模块和自动相位交错模块；所述阈值判断模块用于对各相电感电流之和Isum进行阈值判断，得出当前负载条件下有效相位数M；阈值判断模块输出有效相位数M到自动相位交错模块。自动相位交错模块用于将有效相所需的数字斜坡分别与对应误差补偿量进行比较，实现M相数字斜坡信号相位间隔均等分配，实现误差补偿运算中M相标志信号触发间隔均等分配，从而使得各相Buck变换器开关控制信号相位间隔的自适应均等分配，确保各相电感电流叠加之后的总输出电流纹波幅度达到最小值，实现切相后各开关控制信号相位间隔的自适应调整。
-
公开(公告)号：CN114938135A
公开(公告)日：2022-08-23
申请号：CN202210445598.X
申请日：2022-04-26
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种应用于降压变换器的多模式有源瞬态响应控制方法，降压变换器包括基本拓扑功率级和控制级；基本拓扑功率级包括输入电源Vin、上管MOS1、下管MOS2、电感L和其寄生电阻RL、输出电容CO和负载RO；控制级包括控制器和ATR控制模块。通过检测输出电压的大小，斜率和平均相电流通过一种比较算法产生有源瞬态响应控制信号。本发明相较于传统的有源瞬态响应控制方法能够更快速的稳定负载从重载切为轻载时产生的输出电压过冲。
-
公开(公告)号：CN114864687A
公开(公告)日：2022-08-05
申请号：CN202210643562.2
申请日：2022-06-08
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/778 , H01L29/812
Abstract: 本发明提供一种集成自反馈栅控制结构的氮化镓功率半导体器件，包括：衬底，缓冲层，沟道层，势垒层，由第一金属源电极、第一P型氮化镓帽层、第一金属栅电极、第一金属漏电极、第二P型氮化镓帽层、第二金属栅电极构成的栅控制区，由第一金属源电极、第三P型氮化镓帽层、第三金属栅电极、第二金属漏电极、第二P型氮化镓帽层、第二金属源电极构成的有源工作区；本发明通过栅控制区调节器件整体栅漏电大小，集成度高，寄生少，同时可以有效缓解电荷存储效应，提高器件阈值稳定性。
-
公开(公告)号：CN114725091A
公开(公告)日：2022-07-08
申请号：CN202210361085.0
申请日：2022-04-07
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L27/085 , H01L29/778 , H01L29/20
Abstract: 一种实现氮化镓CMOS逻辑电路的结构，包括：实现P沟道氮化镓晶体管：从下到上顺序设有衬底、氮化铝成核层、铝镓氮缓冲层、第一铝镓氮势垒层、氮化镓沟道层，氮化镓沟道层上方设有第三铝镓氮势垒层、钝化层、金属源极、金属漏极，第三铝镓氮势垒层上方设有栅极介质层，栅极介质层上方设有栅极金属。实现N沟道氮化镓晶体管：从下到上顺序设有衬底、氮化铝成核层、铝镓氮缓冲层、第一铝镓氮势垒层、氮化镓沟道层、第二铝镓氮势垒层，第二铝镓氮势垒层上方设有P型氮化镓层、钝化层、金属源极、金属漏极，P型氮化镓层上方设有栅极金属。本发明实现P沟道和N沟道氮化镓器件的增强型操作，减少散射对空穴迁移率影响，提高P沟道器件的输出电流。
-
-
-
-
-
-
-
-
-
Search Results
1086
records
(took 0.036 seconds)
