公开(公告)号：CN119538814A

公开(公告)日：2025-02-28

申请号：CN202411644749.X

申请日：2024-11-18

Applicant: 东南大学 ,  南京集成电路设计自动化技术创新中心

Inventor： 石宸璞 ,  黎浩坚 ,  胡翔飞 ,  田乐耘 ,  闫浩

IPC: G06F30/337

Abstract: 本发明公开了一种触发器合并及放置方法、电子设备及存储介质，获取电路版图的网表信息，构建图数据结构；获取电路单元的位置，构建用于触发器最大团识别的树状数据结构；依次对每个区域进行触发器最大团的识别，得到每个区域对应的触发器最大团集合；为触发器最大团集合中每个最大团选择待合并触发器集合和对应的多比特触发器；依次对每个区域的每个最大团所选择的待合并触发器集合和对应的多比特触发器进行多比特触发器的放置；根据放置后的多比特触发器和对应的待合并触发器集合进行引脚匹配，选择最优的匹配方案并计算引脚时序恶化量，若时序恶化量大于阈值，则对最大团重新进行处理。本发明在保证触发器合并率的同时，尽可能减少时序劣化。

公开(公告)号：CN117540675A

公开(公告)日：2024-02-09

申请号：CN202311399165.6

申请日：2023-10-26

Applicant: 东南大学

Inventor： 田乐耘 ,  叶雨阳 ,  闫浩

IPC: G06F30/337 ,  G06F30/3315 ,  G06N3/042 ,  G06N3/0455 ,  G06N3/08

Abstract: 本发明公开一种基于图神经网络的关键路径排序方法，属于计算、推算或计数的技术领域。该方法：首先，通过静态时序分析工具获得网表中的潜在关键路径集；然后，将包含电路功能信息的网表文件转换为图数据结构，并根据相关工艺配置文件获得初始训练集；接着，将初始训练集输入图神经网络训练，获得关键单元预测模型，该关键单元预测模型由深层结构自编码器、非线性属性自编码器和联合误差重建模块三个部分构成；最后，根据网表中的关键单元信息和路径关键性计算算法，量化潜在关键路径集中每个路径的关键性，并得到工艺感知下的关键路径排序。该方法能够有效地对受工艺偏差影响的电路内关键路径进行排序，为电路优化提供有价值的参考。