公开(公告)号：CN106227673A

公开(公告)日：2016-12-14

申请号：CN201610592779.X

申请日：2016-07-25

Applicant: 东南大学—无锡集成电路技术研究所

Inventor： 张轩 ,  黄成 ,  吴杨 ,  李鑫 ,  崔朋旭

IPC: G06F12/06

CPC classification number: G06F12/0646

Abstract: 本发明公开了一种基于DMA的序列波形合成算法，采用Altera公司的SG-DMA，序列波形合成算法的关键在于波形序列地址的产生，该算法利用SG-DMA内部的描述字处理器，根据不同序列对段个数、段重复次数以及循环模式的要求，设置由多个描述字组成的描述字链，在嵌入式开发过程中依次完成对各个描述字所携带的数据传输基本参数的配置过程。此过程根据每个描述字指向的数据源确定最终序列地址的产生，多个不同的描述字以链表形式顺序相连且指向同一数据源完成单个序列的重复，反之指向不同数据源完成不同序列之间的跳转。对比传统的在FPGA内部通过Verilog编程实现的序列地址产生方式，本发明所采用的基于DMA的序列波形合成算法，设计简单，逻辑复杂度低且灵活性高。

公开(公告)号：CN106227673B

公开(公告)日：2019-05-17

申请号：CN201610592779.X

申请日：2016-07-25

Applicant: 东南大学—无锡集成电路技术研究所

Inventor： 张轩 ,  黄成 ,  吴杨 ,  李鑫 ,  崔朋旭

IPC: G06F12/06

Abstract: 本发明公开了一种基于DMA的序列波形合成算法，采用Altera公司的SG‑DMA，序列波形合成算法的关键在于波形序列地址的产生，该算法利用SG‑DMA内部的描述字处理器，根据不同序列对段个数、段重复次数以及循环模式的要求，设置由多个描述字组成的描述字链，在嵌入式开发过程中依次完成对各个描述字所携带的数据传输基本参数的配置过程。此过程根据每个描述字指向的数据源确定最终序列地址的产生，多个不同的描述字以链表形式顺序相连且指向同一数据源完成单个序列的重复，反之指向不同数据源完成不同序列之间的跳转。对比传统的在FPGA内部通过Verilog编程实现的序列地址产生方式，本发明所采用的基于DMA的序列波形合成算法，设计简单，逻辑复杂度低且灵活性高。