公开(公告)号：CN118611677B

公开(公告)日：2024-11-26

申请号：CN202411068381.7

申请日：2024-08-06

Applicant: 中国人民解放军国防科技大学

Inventor： 马庆力 ,  何宗武 ,  王坚 ,  唐世彪 ,  曹宏睿 ,  路后兵 ,  宋常建 ,  吴彦华 ,  朱然刚

IPC: H03M7/16

Abstract: 本发明提出一种基于FPGA的多边沿抽头延迟线型TDC编码器及其实现方法，属于时间数字转换技术领域。所述编码器包括：多跳变沿检测模块、分离模块、粗位置计数模块、模糊区域计数模块、累加模块以及数据使能检测模块。跳变沿检测模块将温度计码转换成独热码；分离模块对独热码进行移位处理以生成移位独热码，并结合温度计码生成分立模糊区域计数；粗位置计数模块根据移位独热码统计粗位置计数结果；模糊区域计数模块根据分立模糊区域计数统计模糊区域计数结果；累加模块将粗位置计数结果和模糊区域计数结果进行累加；数据使能检测模块从累加结果中获取解码结果并确定标志信号。本发明能够有效提升时间测量精度。

公开(公告)号：CN119247724A

公开(公告)日：2025-01-03

申请号：CN202411403450.5

申请日：2024-10-09

Applicant: 中国人民解放军国防科技大学

Inventor： 马庆力 ,  何宗武 ,  王坚 ,  唐世彪 ,  曹宏睿 ,  宋常建 ,  吴彦华 ,  朱然刚

IPC: G04F10/00

Abstract: 本申请公开了一种基于FPGA的多周期平均抽头延迟线型TDC实现方法和系统，涉及数字化测量技术领域，解决了多个通道进位链资源进行高精度的细时间测量时，导致多扇出问题，布线的稳定性降低，不利于时序收敛的技术问题；包括：抽头延迟链模块为一条长延迟抽头延迟线；用于生成与单沿HIT信号对应的一组温度计码；编码模块用于生成与温度计码对应的二进制码；边缘检测模块用于生成N个延时周期对应的二进制编码和对应的标志信号；非线性修正模块：获取一组叠加二进制编码；根据叠加二进制编码在查找表中查找，得到对应的细时间；本申请不存在多扇出的问题，不会影响FPGA布线的稳定性和时序收敛，同时显著提升细时间测量的RMS精度。

公开(公告)号：CN118611677A

公开(公告)日：2024-09-06

申请号：CN202411068381.7

申请日：2024-08-06

Applicant: 中国人民解放军国防科技大学

Inventor： 马庆力 ,  何宗武 ,  王坚 ,  唐世彪 ,  曹宏睿 ,  路后兵 ,  宋常建 ,  吴彦华 ,  朱然刚

IPC: H03M7/16

Abstract: 本发明提出一种基于FPGA的多边沿抽头延迟线型TDC编码器及其实现方法，属于时间数字转换技术领域。所述编码器包括：多跳变沿检测模块、分离模块、粗位置计数模块、模糊区域计数模块、累加模块以及数据使能检测模块。跳变沿检测模块将温度计码转换成独热码；分离模块对独热码进行移位处理以生成移位独热码，并结合温度计码生成分立模糊区域计数；粗位置计数模块根据移位独热码统计粗位置计数结果；模糊区域计数模块根据分立模糊区域计数统计模糊区域计数结果；累加模块将粗位置计数结果和模糊区域计数结果进行累加；数据使能检测模块从累加结果中获取解码结果并确定标志信号。本发明能够有效提升时间测量精度。