公开(公告)号：CN106019924A

公开(公告)日：2016-10-12

申请号：CN201610579547.0

申请日：2016-07-21

Applicant: 中国地震局地震研究所

Inventor： 郭唐永 ,  王磊 ,  李世鹏 ,  李欣 ,  朱威 ,  罗青山 ,  庞聪 ,  杜兴 ,  王吕梁

IPC: G04F10/06

CPC classification number: G04F10/06

Abstract: 本发明公开了一种基于FPGA的计数型高精度时间间隔测量系统，涉及精密时间间隔测量技术。本发明是在FPGA芯片上实现计数型时间间隔测量，即在FPGA芯片上，通过使用Verilog HDL硬件描述语言来编程实现能够测量起始、停止事件发生时刻的两事件时间间隔的精密时间测量系统，包括PLL参考时钟（100）、待测信号产生电路（200）、精密延时电路（300）、计数器组（400）、数据存储（500）和数据输出（600）。本发明是基于计数型时间间隔测量，相较于其他基于FPGA实现的时间间隔测量系统来说，该发明实现起来较为简单，占用资源较少。可应用地震仪器中短时间间隔的测量等领域。

公开(公告)号：CN206002858U

公开(公告)日：2017-03-08

申请号：CN201620767689.5

申请日：2016-07-21

Applicant: 中国地震局地震研究所

Inventor： 郭唐永 ,  王磊 ,  李世鹏 ,  李欣 ,  朱威 ,  罗青山 ,  庞聪 ,  杜兴 ,  王吕梁

IPC: G04F10/06

Abstract: 本实用新型公开了一种基于FPGA的计数型高精度时间间隔测量装置，涉及精密时间间隔测量技术。本实用新型是在FPGA芯片上实现计数型时间间隔测量，即在FPGA芯片上，通过使用Verilog HDL硬件描述语言来编程实现能够测量起始、停止事件发生时刻的两事件时间间隔的精密时间测量系统，包括PLL参考时钟（100）、待测信号产生电路（200）、精密延时电路（300）、计数器组（400）、数据存储（500）和数据输出（600）。本实用新型是基于计数型时间间隔测量，相较于其他基于FPGA实现的时间间隔测量装置来说，该发明实现起来较为简单，占用资源较少。可应用地震仪器中短时间间隔的测量等领域。