公开(公告)号：CN119070019A

公开(公告)日：2024-12-03

申请号：CN202411117802.0

申请日：2024-08-15

Applicant: 中国电子科技集团公司第二十九研究所

Inventor： 何彩霞 ,  孙洪波 ,  严新文 ,  梁富 ,  王巍 ,  刘桂东 ,  韩学涛 ,  文剑澜 ,  刘向 ,  王传志

IPC: H01Q3/30 ,  H01Q21/00

Abstract: 本发明提供一种基于FPGA实现的相控阵天线波束控制方法及系统，所述方法包括：基于FPGA实现乘法器1、乘法器2、乘法器3、乘法器4、乘法器5、加法器和求余模块；将相控阵阵元的位置信息、角度信息和频率字作为输入，经所述乘法器1、乘法器2、乘法器3、乘法器4、乘法器5、加法器和求余模块得到波控码。本发明把原来需要7个乘法器缩减到了5个，大量减少了FPGA乘法器资源。

公开(公告)号：CN119945976A

公开(公告)日：2025-05-06

申请号：CN202510055266.4

申请日：2025-01-14

Applicant: 中国电子科技集团公司第二十九研究所

Inventor： 文剑澜 ,  姚明明 ,  马琳 ,  王磊 ,  吴屹 ,  王梓豫 ,  倪佳 ,  何彩霞

IPC: H04L45/7453

Abstract: 本申请公开了一种支持最长掩码匹配的快速路由设计方法，属于数字信息传输技术领域，该方法包括按照哈希函数规则生成路由表的哈希表，并记录所有存在的掩码值；在进行IP地址查找时，根据所述所有存在的掩码值衍生出所有含有相同IP字段的掩码IP；将所述IP地址和所述掩码IP同时经过哈希函数映射，得到对应的哈希地址；以所述哈希地址作为匹配域，对掩码IP按长度降序进行IP匹配，当匹配成功时输出匹配结果。本申请在实现最长掩码匹配的同时，不依赖于TCAM和SRAM，并且满足快速路由所需要的高速查找性能。

公开(公告)号：CN118741340A

公开(公告)日：2024-10-01

申请号：CN202410750686.X

申请日：2024-06-12

Applicant: 中国电子科技集团公司第二十九研究所

Inventor： 何彩霞 ,  张续莹 ,  梁富 ,  王巍 ,  刘向 ,  文剑澜 ,  孙洪波 ,  韩学涛 ,  吴屹 ,  张鹏飞

IPC: H04Q1/02 ,  H04Q1/30 ,  H04Q1/50

Abstract: 本发明提供一种宽兼容度的高可靠UART模块及其工作方法，所述宽兼容度的高可靠UART模块包括：UART时钟管理模块；与UART时钟管理模块连接的UART发送模块和UART接收模块；与UART发送模块连接的UART发送FIFO模块；以及与UART接收模块连接的UART接收FIFO模块。通过本发明宽兼容度的高可靠UART模块，能够根据实际项目不同进行配置，大大提升了串口通信兼容性。同时可封装成IP核，在工程中当作黑盒子使用，降低了后续因为应用不同还需要开发串口的工作量和出错量。

公开(公告)号：CN118536444A

公开(公告)日：2024-08-23

申请号：CN202410757067.3

申请日：2024-06-13

Applicant: 中国电子科技集团公司第二十九研究所

Inventor： 梁富 ,  周彬 ,  何彩霞 ,  孙洪波 ,  韩学涛 ,  周亮 ,  宋晓 ,  杨光 ,  柳毅 ,  成志强 ,  田玉坤 ,  朱婷萼 ,  彭平 ,  肖辉

IPC: G06F30/343 ,  G06F119/12

Abstract: 本发明提供一种提升时序性能的方法、介质、装置和计算机程序产品，所述方法包括：通过将大位宽计数器拆分为多级小位宽计数器来提升FPGA软件的时序性能，使得FPGA软件在采用TMR技术后的时序性能能够满足使用要求。本发明主要应用于FPGA软件采用TMR设计的应用场景，通过本发明可实现提升FPGA软件采用TMR设计后的时序性能，以满足时序性能要求。