-
公开(公告)号：CN112272009B
公开(公告)日：2023-09-05
申请号：CN202011222942.6
申请日：2020-11-05
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03D7/14
Abstract: 本发明提出一种均衡器电路，包括：均衡器；采样器，用于对所述均衡器的输出信号进行采样，获取四相位时钟采样信号；时钟恢复电路，用于根据所述四相位时钟采样信号获取自适应相位控制信号，并根据所述自适应相位控制信号恢复四相位时钟，输出至所述采样器，控制所述采样器的采样；均衡器自适应电路，用于根据所述自适应相位控制信号生成增益控制信号，并将所述增益控制信号输出至所述均衡器，调节所述均衡器的增益，本发明可调节带宽，较少均衡器自适应的计算量，降低复杂度，保证速度。
-
公开(公告)号：CN111865330A
公开(公告)日：2020-10-30
申请号：CN202010774991.4
申请日：2020-08-05
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03M9/00
Abstract: 本发明公开了一种适用于JESD204B协议标准的高速并串转换电路，包括高速串行复接单元、两个第一复接单元、延时单元和第二复接单元，所述高速串行复接单元用于接收多路输入的并行数据，并通过并串转换将输入的多路并行数据转换为四路串行数据分别输出给两个第一复接单元，两个所述第一复接单元的输出端分别通过延时单元与第二复接单元电连接。本发明采用树形结构和串行结构结合的方式，将多比特的并行数据转化为串行数据，最高可将40bits的并行数据转化为1bit的串行数据，速率可高达10Gbps，提高了并行数据的处理能力，并大幅提高了输出串行数据的速率，实现高速数据的并串转换。
-
公开(公告)号：CN106230407B
公开(公告)日：2019-08-27
申请号：CN201610547315.7
申请日：2016-07-12
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K5/13
Abstract: 本发明提供一种多路数据合成时钟产生装置，包括产生电路和脉宽恢复电路，产生电路用于根据全速时钟产生数据合成时钟，脉宽恢复电路用于根据全速时钟的反相时钟，对数据合成时钟中消减的脉宽进行恢复。本发明通过根据全速时钟的反相时钟，对数据合成时钟中消减的脉宽进行恢复，可以解决由于前级不理想时序造成的多路数据合成时钟脉宽削减问题，为后级动态逻辑MUX提供脉宽满足使用要求的多路数据合成时钟。
-
公开(公告)号：CN109861690A
公开(公告)日：2019-06-07
申请号：CN201910088934.8
申请日：2019-01-30
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种输出反馈时钟占空比调节装置、方法及系统，该装置包括：时钟接收器，用于接收并放大差分时钟信号，还用于调节差分时钟信号的占空比；时钟缓冲电路，用于增大时钟接收器放大差分时钟信号的驱动能力；模拟同步电路，用于根据差分时钟信号对数模转换器中的数据进行同步生成差分数据；模拟DAC核电路，用于将数字信号转换成相应的模拟信号；占空比检测电路，用于提取模拟信号的占空比信息，其中，模拟信号波形与时钟占空比正相关；占空比调节电路，用于根据提取的占空比信息生成关于时钟接收器内差分时钟信号的占空比调节控制信号。本发明减小了时钟在数模转换中受到的非理想因素对占空比的影响，提高了占空比调整的速度与精确度。
-
公开(公告)号：CN115494908B
公开(公告)日：2023-11-17
申请号：CN202211268826.7
申请日：2022-10-17
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: G05F1/567
Abstract: 本发明提供一种跟踪温度的电流源失配前台校准电路及方法，所述电路包括：待校准电流源；参考电流源；含温度信息电流产生模块，产生含有温度信息的工作电流；跟踪温度校准模块。在本发明中，先产生含有温度信息的工作电流，再根据工作电流对待校准电流源与参考电流源之间的失配进行校准补偿，为待校准电流源提供目标校准电流，且得到的目标校准电流自动跟踪温度变化，与传统的电流源阵列失配前台校准技术相比，不需要通过额外改变环境温度后重新进行校准，在减小校准时间和费用的情况下，提升了晶体管电流源阵列失配的前台校准的温度稳定性；在校准补偿时，可通过多次迭代调节找出普适的稳定的目标校准电流，提高了前台校准的精度。
-
Patent Agency Ranking
公开(公告)号：CN112260677B
公开(公告)日：2023-09-12
申请号：CN202011119436.4
申请日：2020-10-19
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03K19/003
Abstract: 本发明提供一种熔丝修调系统及方法，系统包括：熔丝电阻、读出模块、可变参考电阻模块、用于放大压降信号的伪差分放大器模块；所述熔丝电阻的一端与电源连接，所述熔丝电阻的另一端与所述伪差分放大器模块的正输入端连接，所述可变参考电阻模块的输入端与电源连接，所述可变参考电阻模块的输出端与所述伪差分放大器模块的负输入端连接，所述伪差分放大器模块的输出端与所述读出模块的输入端连接；本发明中的熔丝修调系统能够在熔丝修调时，放大熔丝电阻的压降信号，降低熔丝修调过程中对熔丝电阻增大量的要求，烧写较容易，避免熔丝修调后状态逆转，可靠性较高。
-
公开(公告)号：CN115549684A
公开(公告)日：2022-12-30
申请号：CN202211269289.8
申请日：2022-10-17
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
Abstract: 本发明提供一种模拟域控制多工作模式的电流舵数模转换器及其设计方法，在电流开关模块与电流电压转换模块之间增设归零控制开关模块和混频控制开关模块两个层级的开关，通过归零控制开关模块和混频控制开关模块的调节控制，使得电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，并基于这三种工作模式的自由切换选择，扩展了电流舵数模转换器的的输出带宽；同时，相比于常规的对电流开关模块中每个电流开关单元的结构改进，其不需要增加每个电流开关单元中的开关管数量，只是整体增加两个控制开关模块，能有效减少开关管的数量，并减少了对应开关控制信号的数量，精简了电流舵数模转换器的结构并降低了能耗。
-
公开(公告)号：CN115494908A
公开(公告)日：2022-12-20
申请号：CN202211268826.7
申请日：2022-10-17
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: G05F1/567
Abstract: 本发明提供一种跟踪温度的电流源失配前台校准电路及方法，所述电路包括：待校准电流源；参考电流源；含温度信息电流产生模块，产生含有温度信息的工作电流；跟踪温度校准模块。在本发明中，先产生含有温度信息的工作电流，再根据工作电流对待校准电流源与参考电流源之间的失配进行校准补偿，为待校准电流源提供目标校准电流，且得到的目标校准电流自动跟踪温度变化，与传统的电流源阵列失配前台校准技术相比，不需要通过额外改变环境温度后重新进行校准，在减小校准时间和费用的情况下，提升了晶体管电流源阵列失配的前台校准的温度稳定性；在校准补偿时，可通过多次迭代调节找出普适的稳定的目标校准电流，提高了前台校准的精度。
-
公开(公告)号：CN110058150A
公开(公告)日：2019-07-26
申请号：CN201910328594.1
申请日：2019-04-23
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G01R31/317
Abstract: 本发明提供一种差分时钟交叉点检测电路及检测方法，所述差分时钟交叉点检测电路包括：第一MOS管、第二MOS管及电容；所述第一MOS管的漏端接差分时钟的负端，所述第一MOS管的栅端接所述差分时钟的正端，所述第一MOS管的源端接所述第二MOS管的漏端；所述第二MOS管的栅端接所述差分时钟的负端，所述第二MOS管的源端通过节点接输出端；所述电容的一端接所述节点，所述电容的另一端接地。本发明差分时钟交叉点检测电路的主要结构为两个MOS管和一个电容，并利用输入时钟采集输入时钟，结构相对简单；通过比较差分时钟交叉点调整前后输出端的输出电压的大小，就可以判断出调整前后差分时钟交叉点的相对位置，检测原理简单、易上手。
-
公开(公告)号：CN106970679A
公开(公告)日：2017-07-21
申请号：CN201710203560.0
申请日：2017-03-30
Applicant: 中国电子科技集团公司第二十四研究所
CPC classification number: G06F1/12 , G06F13/4247
Abstract: 本发明公开了一种基于时间‑数字转换器电路的多芯片同步结构，包括N个内置了时间‑数字转换器和时序调节模块的电路芯片，芯片包含：同步指示信号接收端，用于接收芯片外部输入的同步指示信号；同步指示信号输出端，用于输出经过芯片内部触发器进行时序重采样后的同步指示信号，所述触发器的采样频率与最高频率时钟的时序完全对齐；时间‑数字转换器，用于将两上输入信号的时序延时量化成数字量，输入信号IN1为该芯片外部输入的同步指示信号，输入信号IN2为经过该芯片内部触发器进行时序重采样后的同步指示信号；时序调节模块，用于根据输入的数字量对同步指示信号输出延时进行调节。本发明采用了菊花链结构，减轻了同步指示信号源的负载。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.061 seconds)
