SiGe异质结工艺集成自对准双极晶体管的方法及器件

    公开(公告)号:CN119092406A

    公开(公告)日:2024-12-06

    申请号:CN202411218153.3

    申请日:2024-09-02

    Abstract: 本发明公开了一种Si Ge异质结工艺集成自对准双极晶体管的方法及器件,方法包括:在硅衬底上形成第一集电极区、第二集电极区和场氧隔离区;在第一集电极区注入内基区;在第二集电极区中形成Si Ge异质结内基区;形成第一外基区和第二外基区;在第一集电极区形成第一发射极窗口,在第二集电极区形成第二发射极窗口,沿第一发射极窗口和第二发射极窗口分别形成选择性注入区;在第一发射极窗口和第二发射极窗口分别形成多晶硅发射极区。本发明中,在整体工艺复杂度和工艺技术难度没有明显增加的前提下,以同一个工艺流程实现Si Ge异质结双极晶体管和硅基纵向结构双极晶体管的集成,工艺成本降低,加工效率提高,并有效提升工艺整体器件特性。

    一种基于标准双极器件的BiCMOS集成方法

    公开(公告)号:CN119108351A

    公开(公告)日:2024-12-10

    申请号:CN202411235998.3

    申请日:2024-09-04

    Abstract: 本发明公开一种基于标准双极器件的BiCMOS集成方法,步骤为:1)在衬底上形成A个埋层区和多个隔离区。2)形成场区。3)形成第一基区和第二基区。4)利用掩膜图形刻蚀第一栅氧层,再次氧化生长第二栅氧层和第三栅氧层,形成厚薄栅氧。5)形成MOS管的栅氧多晶。6)形成第一发射区,第一基极重接触区,第一CMOS源漏区,第二DMOS源漏。7)形成第二发射区,第二基极重接触,第二CMOS源漏区,第三DMOS源漏区。8)形成第一介质层。9)利用掩膜版刻蚀出CT孔。进行金属淀积,利用掩膜图形刻蚀出金属端头,形成BJT,CMOS,DMOS器件。本发明在不增加光刻层的情况下,实现了互补双极工艺,丰富了器件可选择种类,以满足更广泛及更高需求的应用技术领域。

Patent Agency Ranking