-
公开(公告)号：CN116047959B
公开(公告)日：2025-02-28
申请号：CN202211696522.0
申请日：2022-12-28
Applicant: 中国科学技术大学
IPC: G05B19/042 , G06N10/20
Abstract: 本申请公开了一种控制系统及中性冷原子量子系统，应用于控制领域。该系统可以对待测脉冲信号的脉冲个数进行计数以及对控制模块的工作参数进行采样，以得到光电倍增管当前输出的待测脉冲信号及控制模块当前的工作状态，然后上位机基于计数结果、采样参数生成工作指令，对控制模块进行闭环控制，以使控制模块的工作参数稳定在目标参数。此外，本申请中的控制系统包括的各个模块集成在同一PCB板卡上中，并不是分立存在的，可以提高各个模块之间传输信号的速度，在一定程度上可以避免信号传输的延时情况，将此控制系统应用于中性冷原子量子系统时，可以更精确的提取实验数据。
-
公开(公告)号：CN108982965B
公开(公告)日：2020-03-31
申请号：CN201810979909.4
申请日：2018-08-27
Applicant: 中国科学技术大学
IPC: G01R23/16
Abstract: 本申请提供了一种频谱分析装置，包括信号采集模块和数据处理及控制模块。在本申请中，在目标频谱分析带宽范围为对初始频谱分析带宽范围进行降低调整后，得到的范围时，信号采集模块和数据处理及控制模块采集波形数据的过程，保证采用目标频谱分析带宽范围可以对采集到的数据进行频谱分析，且相比于采用初始采集频率对输入信号进行采集，采集到的波形数据的个数没有减少。因此用于频谱分析的数据也没有减少，相比于降低采集频率降低初始频谱分析带宽范围的方式，可以提高频谱分析结果的信噪比。
-
公开(公告)号：CN107145468B
公开(公告)日：2020-01-03
申请号：CN201710591294.3
申请日：2017-07-19
Applicant: 中国科学技术大学
IPC: G06F15/78
Abstract: 本发明实施例中公开了一种信号发生与读出装置，以高性能、逻辑单元丰富、实时性好以及可重复配置的FPGA核心控制模块为控制核心，并与时钟管理模块、通讯总线模块、多通道存储模块、信号读出模块和信号发生模块进行板载集成，实现了高采样率任意波形发生、高精度脉冲序列发生、计数器、高精度时间数字变换以及高采样率波形采集功能之间的灵活协同，因此，具有高集成度、高性能、低成本的特性。相应的，本发明实施例还公开了一种信号发生与读出装置的控制方法。
-
公开(公告)号：CN108227828A
公开(公告)日：2018-06-29
申请号：CN201810140567.7
申请日：2018-02-11
Applicant: 中国科学技术大学
IPC: G06F1/02
Abstract: 本发明提供了一种序列信号发生器及序列信号产生方法，通信模块接收上位机发送的波形播放指令。波形播放模块根据波形播放指令获得波形数据，其中，波形数据包括原始方波序列数据和目标方波序列数据，且目标方波序列数据包括一级延时参数和二级延时参数。根据原始方波序列数据获得原始方波序列信号；延时模块根据一级延时参数对原始方波序列信号进行一级延时处理得到中间方波序列信号；然后，延时模块根据二级延时参数对中间方波序列信号进行二级延时处理得到目标方波序列信号。使用延时时长较大的一级延时单元，减少了二级延时单元的使用数量从而使得所使用的延时链落在非线性较好的部分。因此，提高了产生方波序列信号的时间精度。
-
公开(公告)号：CN119788066A
公开(公告)日：2025-04-08
申请号：CN202510221945.4
申请日：2025-02-26
Applicant: 中国科学技术大学
Abstract: 本申请公开了一种锁相放大器以及锁相放大器的电阻确定方法。锁相放大器包括输入信号通道，多级放大器以及输出信号通道；多级放大器包括第一放大器、第二放大器以及第三放大器；高通滤波器设置在第一放大器与第二放大器之间；第三放大器设置在第二放大器与输出信号通道之间；第一放大器用于将获取的待测电流信号转化为待测电压信号并进行放大处理，得到第一放大信号；高通滤波器对第一放大信号进行滤波处理，得到交流电压信号；第二放大器与第三放大器依次对交流电压信号进行放大处理，得到第三放大信号；输出信号通道用于将第三放大信号输出以进行信号测量。本申请的锁相放大器能够提高了微弱信号中交流信号测量结果的准确性。
-
Patent Agency Ranking
公开(公告)号：CN115811313A
公开(公告)日：2023-03-17
申请号：CN202211055745.9
申请日：2022-08-31
Applicant: 中国科学技术大学
Abstract: 本发明公开了一种组合前端放大电路结构的锁相放大器，包括输入信号采集、数字处理、电压监测、偏置调节和信号输出各单元电路；输入信号采集电路与电压监测电路输入模拟输入信号，输出第一模数转换信号和第二模数转换信号至数字处理单元；信号输出电路接收来自数字处理单元的调制信号并输出模拟调制信号；偏置调节电路输出第一偏置电压和第二偏置电压至输入信号采集电路和信号输出电路；数字处理单元依据第二模数转换信号进行增益自动配置，输出控制信号至其它各单元电路。本发明用于微弱信号检测，在等效输入噪声维持较低水平的同时可扩展输入范围；其实时自动增益配置功能可在信号测量过程中保持最低的等效输入噪声。
-
公开(公告)号：CN111294022B
公开(公告)日：2022-10-28
申请号：CN202010208085.8
申请日：2020-03-23
Applicant: 中国科学技术大学
IPC: H03K5/05
Abstract: 本发明的实施例提供了一种序列信号发生器，包括波形播放处理模块、波形整合模块和至少一个进位链组，每个进位链组包括至少两条进位链，进位链由多个多路复用器级联而成，波形播放处理模块将序列波形数据传输至进位链；利用进位链的级联电路结构，产生的序列波形的最窄脉宽和时间精度仅与单级的多路复用器的延时时间有关，与时钟周期无关，实现了超窄脉宽的序列波形的生成。通过波形整合模块切换进位链组内的进位链进行交替输出，使得一个进位链加载序列波形数据时，另一个进位链进行序列串输出，实现了无死时间的任意序列信号的生成；以及由于序列波形数据可以任意设置且通过至少两个进位链进行交替输出，因此可以生成任意长度和波形的序列信号。
-
公开(公告)号：CN108650069B
公开(公告)日：2020-08-28
申请号：CN201810436662.1
申请日：2018-05-09
Applicant: 中国科学技术大学
IPC: H04L7/00
Abstract: 本发明公开了一种序列的生成方法，包括：当接收到目标序列的时间信息时，依据所述时间信息确定时钟周期的数量、第一延时级数和第二延时级数；依据所述第一延时级数和所述第二延时级数分别对第一时间内插模块和第二时间内插模块中时间单元数量进行配置；依据所述时钟周期的数量，确定原始波形，令所述原始波形传递至配置完成的第一时间内插模块和第二时间内插模块，得到所述目标序列。上述的方法，采用了两级时间内插，其中，产生非线性和温度漂移主要来自于内插模块中较小的时间单元，本发明中减少了较小的时间单元的数量，避免了在生成较高时间精度序列的情况下，受由时间单元组成的延时链的非线性和温度漂移的影响，导致输出序列与理想值的偏差较大的问题。
-
公开(公告)号：CN108227828B
公开(公告)日：2020-02-07
申请号：CN201810140567.7
申请日：2018-02-11
Applicant: 中国科学技术大学
IPC: G06F1/02
Abstract: 本发明提供了一种序列信号发生器及序列信号产生方法，通信模块接收上位机发送的波形播放指令。波形播放模块根据波形播放指令获得波形数据，其中，波形数据包括原始方波序列数据和目标方波序列数据，且目标方波序列数据包括一级延时参数和二级延时参数。根据原始方波序列数据获得原始方波序列信号；延时模块根据一级延时参数对原始方波序列信号进行一级延时处理得到中间方波序列信号；然后，延时模块根据二级延时参数对中间方波序列信号进行二级延时处理得到目标方波序列信号。使用延时时长较大的一级延时单元，减少了二级延时单元的使用数量从而使得所使用的延时链落在非线性较好的部分。因此，提高了产生方波序列信号的时间精度。
-
公开(公告)号：CN110632975A
公开(公告)日：2019-12-31
申请号：CN201910880596.1
申请日：2019-09-18
Applicant: 中国科学技术大学
IPC: G06F1/06
Abstract: 本发明提供一种序列信号生成方法及装置，上述方案获取波形设置信息；其中，波形设置信息包括逻辑电平、周期数量和目标延时参数；从预设修正表中得到与目标延时参数相对应的各级延时链的延时单元的配置组合；其中，所述各级延时链位于时间调节模块中；根据与目标延时参数相对应的延时单元的配置组合对时间调节模块中的各级延时链进行配置；根据周期数量和逻辑电平，生成原始序列信号，并传递至时间调节模块中得到第一序列信号。本发明通过预设的修正表，得到实际延时与期望延时最接近的各级延时链的延时单元的配置组合，降低了各级延时链非线性的影响，使得输出序列信号与目标序列信号的偏差减小。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.032 seconds)
