一种测试设备及集成电路测试方法

    公开(公告)号:CN114200370A

    公开(公告)日:2022-03-18

    申请号:CN202010988039.4

    申请日:2020-09-18

    Abstract: 本发明公开一种测试设备及集成电路测试方法,涉及集成电路测试领域,以解决如何简单方便的制造集校准及测试功能为一体的测试设备。所述一种测试芯片包括:测试机以及与所述测试机电连接的系统校准探卡;所述测试机用于向所述系统校准探卡提供测试信息;所述系统校准探卡用于将所述测试信息序列发送至测试件,以及接收所述测试件根据所述测试信息发送的反馈信息,向所述测试机发送反馈信息;所述测试机还用于根据所述测试信息与所述反馈信息确定测试机的校准值。所述集成电路测试方法包括上述技术方案所提的。本发明提供的一种测试设备和集成电路的测试方法用于制造更加简单方便的集校准及测试功能为一体的测试设备。

    一种测试设备及集成电路测试方法

    公开(公告)号:CN114200370B

    公开(公告)日:2025-02-25

    申请号:CN202010988039.4

    申请日:2020-09-18

    Abstract: 本发明公开一种测试设备及集成电路测试方法,涉及集成电路测试领域,以解决如何简单方便的制造集校准及测试功能为一体的测试设备。所述一种测试芯片包括:测试机以及与所述测试机电连接的系统校准探卡;所述测试机用于向所述系统校准探卡提供测试信息;所述系统校准探卡用于将所述测试信息序列发送至测试件,以及接收所述测试件根据所述测试信息发送的反馈信息,向所述测试机发送反馈信息;所述测试机还用于根据所述测试信息与所述反馈信息确定测试机的校准值。所述集成电路测试方法包括上述技术方案所提的。本发明提供的一种测试设备和集成电路的测试方法用于制造更加简单方便的集校准及测试功能为一体的测试设备。

    存储器芯片测试的失效比特图制作方法、装置及电子设备

    公开(公告)号:CN115346589A

    公开(公告)日:2022-11-15

    申请号:CN202110517604.3

    申请日:2021-05-12

    Abstract: 本申请公开了一种存储器芯片测试的失效比特图制作方法、装置及电子设备。该方法包括:将被测试存储器芯片的每个存储库划分为第一数目个单位区域;从所述芯片中任选一个未被测试的存储库,在第一存储器中确定一存储空间,将存储空间划分为第一数目个单元;依次对被选的存储库中的各单位区域进行测试;根据在一个单位区域内检测到第一个失效比特,即在存储空间中标记出失效单元;根据被选的存储库中所有单位区域均被测试完成,转向从所述芯片中任选一未被测试的存储库,直至所述芯片中的存储库均被测试完为止;利用各失效单元构建第一失效比特图。本申请的方法大大简化了制作流程,缩短了失效比特图的制作耗时,提高了工作效率,降低了生产成本。

    存储器晶圆测试系统及方法
    5.
    发明公开

    公开(公告)号:CN115331724A

    公开(公告)日:2022-11-11

    申请号:CN202110508166.4

    申请日:2021-05-10

    Abstract: 本发明提供一种存储器晶圆测试系统及方法,该系统包括:主处理器、第一存储器、第二存储器以及冗余处理器,其中,主处理器用于控制测试装置对待测存储器晶圆依次执行在先的一个测试类型的各测试项目,每次执行完一个测试项目,将待测存储器晶圆对应该测试项目的不良位元信息保存到第一存储器,并将不良位元信息从第一存储器拷贝到第二存储器;冗余处理器用于根据第二存储器中的不良位元信息依次获取待测存储器晶圆对应每个测试项目的不良位元数量。本发明能够减少整体测试时间,提高测试效率。

Patent Agency Ranking