一种实现AXI总线乱序传输保序的方法、装置及计算机可读存储介质

    公开(公告)号:CN119862141A

    公开(公告)日:2025-04-22

    申请号:CN202510338595.X

    申请日:2025-03-21

    Abstract: 本发明提供的一种实现AXI总线乱序传输保序的方法,总线控制器将相同通道的ID相同的指令按照指令发送顺序发送至指令寄存模块保存;总线控制器依据指令指向的从设备,将接收的多个指令分发至不同的从设备;状态矩阵模块逐条读取指令寄存内存储的多个指令,并解析出指令信息保存,状态矩阵模块在每一个指令信息添加状态信息以及解码/掩码操作,相同ID值的多个指令每次只会赋予一个指令以响应指令的状态信息以及解码操作;总线控制器选择指令信息中状态信息为响应指令的所述指令所对应的从设备回传的指令执行结果给主机,本发明还提供了一种实现AXI总线乱序传输保序的装置及计算机可读存储介质。

    CMOS相机的工作方法及装置
    2.
    发明公开

    公开(公告)号:CN118764729A

    公开(公告)日:2024-10-11

    申请号:CN202411244584.7

    申请日:2024-09-06

    Abstract: CMOS相机的工作方法及装置,能够避免串行处理方式对数据延迟带来巨大的延迟,提高CMOS相机的灵敏度和分辨力,扩大其应用范围,解决CMOS由于曝光时间变化导致的偏振方位角偏差问题,提高图像质量和动态范围,功能多样化,降低功耗,成本低廉。方法包括:PC上位机下发命令;FPGA使用SPI协议,配置CMOS内部寄存器,使CMOS复位、采集、延时并输出采集的原始图像数据;FPGA内部配置CMOS工作时序,使CMOS按照工作模式采集图像数据;调整位之间的延时对齐,进行时钟域转换;将数据写入DDR中缓存并读取;图像数据校正、去噪、增益控制;将图像数据输出到上位机显示。

    支持同时响应多指令传输的总线中继装置、互连系统

    公开(公告)号:CN119917440A

    公开(公告)日:2025-05-02

    申请号:CN202510397537.4

    申请日:2025-04-01

    Abstract: 本发明提供一种支持同时响应多指令传输的总线中继装置、互连系统,总线中继装置用于连接从设备和互连总线,包括指令处理单元与缓存单元;指令处理单元,用于对接收的多个指令进行分离和整合处理,并将处理后的指令传输至缓存单元;缓存单元,用于根据处理后的指令确定在缓存单元中直接进行读写操作,或将处理后的指令发送至所述从设备进行读写操作。本发明通过对读写指令进行分离与整合,使读写操作互相独立,并行处理,并将存在相等关系的读写访问次数降低为一次,避免重复读写,节省指令处理用时;缓存单元支持多读多写,来自多个主设备的读写指令可以同时查询,有效降低了访问从设备时间。

    可变流水的FFT装置及方法
    4.
    发明公开

    公开(公告)号:CN119829892A

    公开(公告)日:2025-04-15

    申请号:CN202510307999.2

    申请日:2025-03-17

    Abstract: 一种可变流水的FFT装置及方法,能够让用户根据需要来自定义硬件流水级数,自定义每级流水重复循环使用次数,平衡效率和面积二者之间的问题,并且支持全流水以及单流水结构,保证高效率和小面积的需求。配置总线配置寄存器和相位因子;数据总线传输用于FFT计算的数据;寄存器模块接收配置总线的数据配置,进而控制蝶形运算以及地址译码模块;相位因子模块存储部分三角函数数值,送往蝶形运算单元;地址译码模块根据当前FFT流水级数以及FFT点数进行地址译码;数据存储单元接收数据总线的数据以及蝶形运算单元运算后的数据;蝶形运算单元完成复数乘法以及复数加减计算。

    基于服务器集群的FPGA动态分配装置及方法

    公开(公告)号:CN119440863A

    公开(公告)日:2025-02-14

    申请号:CN202510045795.6

    申请日:2025-01-13

    Abstract: 一种基于服务器集群的FPGA动态分配装置及方法,能够极大地利用FPGA可现场编程的特性,实时对FPGA硬件进行改写,大大提高了FPGA资源利用率和服务器的运算效率。其包括:数据采集模块、控制器、第一存储器、第二存储器、FPGA器件;数据采集模块收集信息,信息包括当前的时间、用户访问的习惯、当前服务器资源的消耗情况以及待执行的任务内容;第一存储器以二进制码流形式存储FPGA工程文件,每一个工程文件是针对服务器集群一种需求场景进行加速的解决方案;第二存储器存储指令程序,指令程序指挥控制器将指定的FPGA工程文件下载至指定的FPGA器件中;控制器将FPGA工程文件下载至指定的FPGA器件中。

    一种用于提高CAN总线接收帧效率的装置

    公开(公告)号:CN117478609A

    公开(公告)日:2024-01-30

    申请号:CN202311421526.2

    申请日:2023-10-30

    Abstract: 一种用于提高CAN总线接收帧效率的装置,所述装置包括:带有优先级的过滤组件,用于根据标识符的优先级比较结果来对接收帧进行过滤,以提高接收帧的性能,减少存储接收帧的缓冲寄存器面积,包括接收帧计数模块、标识符优先级缓冲寄存器、标识符比较器和接收帧缓冲寄存器;所述接收帧计数模块用于在CAN BUS上接收CAN RX;多个CAN控制器,所述CAN控制器与CAN总线相适配,用于接收CAN总线上的帧信息;上位机,所述上位机用于配置CAN控制器中的有效标识符列表,每个CAN控制器都分别拥有一套独立的标识符列表,使上位机可根据不同的标识符去对应的CAN控制器中读取相应的帧信息。

    一种用于提高AXI总线读效率的装置及方法

    公开(公告)号:CN117349204A

    公开(公告)日:2024-01-05

    申请号:CN202311640444.7

    申请日:2023-12-04

    Abstract: 本发明提供了一种用于提高AXI总线读效率的装置及方法,通过对主控设备发出的读命令的地址以及下一条读命令的地址来判断跳转方向,在读命令的地址命中预取装置的地址缓存列表时,直接读取,没有命中时,将没命中的地址也进行保存,然后将下一条读命令的地址保存在地址跳转记录表中,这样不管第一条读命令是否命中,记住第一条读命令跳转的下一条读命令,增加命中概率的预取地址,然后再根据第一条读命令和第二条读命令地址的差值,来判断下跳转模式,再根据跳转模式来给出第三条读地址的预测值,通过本发明的方法,增加了预取地址的命中概率,从而提高了AXI总线的读速度,进而提高了AXI总线的传输效率。

    激光陀螺锁区的数字抖动驱动控制电路及工作方法

    公开(公告)号:CN118794419B

    公开(公告)日:2025-04-04

    申请号:CN202411260370.9

    申请日:2024-09-10

    Abstract: 激光陀螺锁区的数字抖动驱动控制电路及工作方法,更接近理想的线性输出,快速起振和抖动恢复,具有高的频率跟踪精度,抖动幅度足够大且稳定,提高陀螺在变温环境下的测量精度。电路包括信号依次经过的抖动驱动控制电路、抖动驱动电路、抖动机构、谐振腔和信号整形电路;抖动驱动控制电路包括:幅度控制回路、频率控制回路、脉宽控制电路;通过四倍频鉴相计数获得机械抖动偏频量,幅度控制回路提取机械抖动偏频量并获得实时机械抖动幅度;频率控制回路提取机械抖动频率并根据频率反馈信号计算出实时机械抖动频率;脉宽控制电路将机械抖动幅度和实时机械抖动频率作为参考对象进行比对,根据机械抖动幅度基准解算出误差,再进行实时控制补偿变化量。

    一种实现增量编码器升降频一体化的方法

    公开(公告)号:CN119363045B

    公开(公告)日:2025-03-14

    申请号:CN202411935295.1

    申请日:2024-12-26

    Abstract: 一种实现增量编码器升降频一体化的方法,包括:调整电路对增量编码器的输出的信号进行滤波和整形,并通过FPGA模块对调整后的信号进行处理。FPGA模块中的上位机数据接收模块接收上位机装订的变频参数、输出标准位置以及个数参数;变频系数生成模块对上位机装订的变频参数进行分类,生成相应的使能信号及参数;A/B沿采集模块采集调整A信号和调整B信号,产生相应的输入周期信息以及正反转信息;变频子模块分别产生调整A信号以及调整B信号对应的变频周期并输出;Z信号输出模块根据上位机装订的输出标准位置以及个数参数对调整Z信号进行处理并输出。本申请通过变频子模块对增量编码器的输出信号倍频系数进行调整,以适应越来越丰富的应用场景要求。

    一种用于提高AXI总线读效率的装置及方法

    公开(公告)号:CN117349204B

    公开(公告)日:2024-02-09

    申请号:CN202311640444.7

    申请日:2023-12-04

    Abstract: 本发明提供了一种用于提高AXI总线读效率的装置及方法,通过对主控设备发出的读命令的地址以及下一条读命令的地址来判断跳转方向,在读命令的地址命中预取装置的地址缓存列表时,直接读取,没有命中时,将没命中的地址也进行保存,然后将下一条读命令的地址保存在地址跳转记录表中,这样不管第一条读命令是否命中,记住第一条读命令跳转的下一条读命令,增加命中概率的预取地址,然后再根据第一条读命令和第二条读命令地址的差值,来判断下跳转模式,再根据跳转模式来给出第三条读地址的预测值,通过本发明的方法,增加了预取地址的命中概率,从而提高了AXI总线的读速度,进而提高了AXI总线的传输效率。

Patent Agency Ranking