-
公开(公告)号：CN118245291B
公开(公告)日：2024-08-20
申请号：CN202410660241.2
申请日：2024-05-27
IPC: G06F11/14
Abstract: 本发明公开了一种面向多类脑芯片级联系统的硬件容错方法与装置，包括类脑芯片内神经拟态核级联和类脑芯片级联的硬件容错；单个神经拟态核支持的脉冲神经网络规模十分有限，对于更大规模的脉冲神经网络系统，需要芯片级采用多神经拟态核级联、系统级采用多类脑芯片级联，组成一个多类脑芯片的硬件系统。在级联系统中，单或多个拟态核失效、单或多个类脑芯片失效，都可能会引起脉冲神经网络瘫痪；本发明通过设置芯片内神经拟态核级联路由策略和芯片级联的路由策略，实现级联系统的硬件容错。
-
公开(公告)号：CN117634550B
公开(公告)日：2024-06-04
申请号：CN202410105613.5
申请日：2024-01-25
Abstract: 本发明公开了一种面向多类脑芯片级联系统的时间同步方法与装置，所述方法基于多类脑芯片级联系统实现，所述多类脑芯片级联系统包含N组类脑芯片，每组类脑芯片包含M个类脑芯片，每组类脑芯片共享一个时间步；所述方法包括：根据独热编码配置时间步同步模式，设置时间步间隔、启动时间步和停止时间步；基于时间步同步模式将脉冲按照时间步顺序发放给类脑芯片，使得需要同步的各组类脑芯片的启动时间步都启动后才启动；从类脑芯片处接收脉冲并标记时间步信息，使得需要同步的各组类脑芯片的停止时间步都停止后才停止。本发明可以实现多个类脑芯片的协同计算，可用于控制大规模的脉冲神经网络。
-
公开(公告)号：CN117640496B
公开(公告)日：2024-05-17
申请号：CN202410110120.0
申请日：2024-01-26
IPC: H04L45/02 , G06N3/04 , H04L45/745
Abstract: 本发明公开了一种面向神经拟态计算的片上网络路由中继方法、设备、介质，包括：配置中继数据包；配置中继路由表；当源节点通过中继节点向目的节点的发送信息时，判断中继数据包中的中继节点编号与中继节点对应的节点编号是否相同；当中继数据包中的中继节点编号与中继节点对应的节点编号相同时，完成中继；反之，根据中继数据包中的中继链表编号索引至中继信息区域的起始地址，若当前地址中配置的结束标志位为0，则将当前中继信息区域中的目的节点坐标替换中继数据包中的目的节点坐标，更新中继数据包；然后读取下一地址，直至结束标志位为1，更新得到若干个中继数据包，将每一中继数据包发送至对应的目的节点继续进行中继。
-
公开(公告)号：CN113947181A
公开(公告)日：2022-01-18
申请号：CN202111105826.0
申请日：2021-09-22
Abstract: 本发明公开了一种神经网络加速器模型转换方法及装置，方法包括：获取待转换的神经网络模型，对模型网络结构文件进行解析，得到模型所有网络层，对网络层进行重构，映射为神经网络加速器支持的算子节点，最后根据网络拓扑结构将转换后的算子节点及模型权重进行序列化，生成目标文件；装置包括：神经网络模型构建模块、重构模块、映射模块和序列化模块；本发明解决了多种格式模型在神经网络加速器设备上部署的多适配困难问题，能够高效的进行模型转换，生成适配神经网络加速器的模型格式。
-
公开(公告)号：CN113869507A
公开(公告)日：2021-12-31
申请号：CN202111456203.8
申请日：2021-12-02
Abstract: 本发明公开了一种基于脉动阵列的神经网络加速器卷积计算装置与方法，该装置的结构由64×64个同构的PE单元构成，组成脉动阵列的形式，包括多个权重输入通道，数据输入通道以及相应的数据（权重）选通有效信号。脉动阵列首行使能开始后，使能信号开始有效，所有数据计算完毕后，使能信号关闭。脉动阵列中权重数据由上往下传递，每个PE单元的计算结果和权重有效信号经过一级寄存器后输入到同一列的下一个PE单元中参与计算。脉动阵列中特征图数据和数据有效信号从左往右传递，经过一级寄存器后输入到一行的下一个PE单元中参与计算。
-
Patent Agency Ranking
公开(公告)号：CN118642415B
公开(公告)日：2024-12-17
申请号：CN202411105548.2
申请日：2024-08-13
Applicant: 之江实验室
IPC: G05B19/042
Abstract: 本发明公开了一种低噪声的检验质量交流控制方法，包括：在检验质量的周围放置平行金属极板，平行金属极板均与检验质量平行且与检验质量距离相等；将检验质量的位移信号转为为电压信号；将电压信号输入到PID控制器内，计算出控制力矩；根据控制力矩输出最优最大力矩和补偿电压；根据控制力矩和最大力矩生成交流电压的幅值；将幅值大小转化为交流电压，并和直流补偿电压组合生成反馈电压，再将反馈电压施加到平行金属极板，最终将检验质量控制在平衡位置。本发明无需在检验质量上施加直流偏置电压即可实现检验质量的运动控制，有效减小对惯性传感器低频信号的干扰，同时有效减小检验质量加速度噪声，具有广泛的应用前景。
-
公开(公告)号：CN118642415A
公开(公告)日：2024-09-13
申请号：CN202411105548.2
申请日：2024-08-13
Applicant: 之江实验室
IPC: G05B19/042
Abstract: 本发明公开了一种低噪声的检验质量交流控制方法，包括：在检验质量的周围放置平行金属极板，平行金属极板均与检验质量平行且与检验质量距离相等；将检验质量的位移信号转为为电压信号；将电压信号输入到PID控制器内，计算出控制力矩；根据控制力矩输出最优最大力矩和补偿电压；根据控制力矩和最大力矩生成交流电压的幅值；将幅值大小转化为交流电压，并和直流补偿电压组合生成反馈电压，再将反馈电压施加到平行金属极板，最终将检验质量控制在平衡位置。本发明无需在检验质量上施加直流偏置电压即可实现检验质量的运动控制，有效减小对惯性传感器低频信号的干扰，同时有效减小检验质量加速度噪声，具有广泛的应用前景。
-
公开(公告)号：CN115168281B
公开(公告)日：2023-01-03
申请号：CN202211098597.9
申请日：2022-09-09
IPC: G06F15/173 , G06N3/04 , G06N3/08
Abstract: 本发明涉及计算机高性能计算领域，尤其涉及一种基于禁忌搜索算法的神经网络片上映射方法和装置，该方法构造禁忌搜索表并使用基于启发式的迭代搜索过程，选取局部的片上网络的计算核心作为候选对象，建立整数规划模型并求解最优解，循环迭代不断降低映射解的目标代价函数，最后获得近似最优的部署方案；本发明方法给出的基于最近邻的构造策略和禁忌搜索算法的搜索策略，降低了神经网络模型映射后的目标机器的整体功耗和通信距离总和，极大提高了数据在片上网络的传输效率及整体计算速度。
-
公开(公告)号：CN115022628A
公开(公告)日：2022-09-06
申请号：CN202210930753.7
申请日：2022-08-04
IPC: H04N19/103 , H04N19/91 , H04N19/93
Abstract: 本发明公开一种基于JPEG‑LS的高吞吐率无损图像压缩方法，包括：步骤一，访问图像存储器并读取图像，构建读取图像的待编码像素的因果模板；步骤二，计算待编码像素的邻近图像像素间的局部梯度值，若局部梯度值的绝对值小于等于近无损度，则对待编码像素进行游程编码，否则对局部梯度值进行量化、符号校正和合并后进行常规编码；步骤三，经步骤二的编码后输出编码码流，完成对读取图像的压缩编码，若未完成所述读取图像的压缩编码，则返回步骤一重新进行压缩编码。本发明可降低硬件实现复杂度，有效提高该图像压缩算法的时钟频率以及吞吐率。
-
公开(公告)号：CN114611686A
公开(公告)日：2022-06-10
申请号：CN202210511894.5
申请日：2022-05-12
Abstract: 本发明公开了基于可编程神经拟态核的突触延时实现系统及方法，包括可编程神经拟态核与拟态核级联扩展模块，可编程神经拟态核包括相互连接的时间信息空间化模块和多阈值脉冲发放模块，时间信息空间化模块分别与映射在网格的源神经元连接，多阈值脉冲发放模块与映射在网格的目标神经元连接；可编程神经拟态核将收到的源神经元不同时间步发放的脉冲转化到膜电位等内部状态上，根据多种发放阈值，采用多阈值脉冲发放方法，脉冲经过多种延时后发给目标神经元，拟态核可以级联，实现多个突触延时的累加。本发明可以同时实现多种突触延时，并且突触延时可扩展为任意延时要求。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.026 seconds)
