公开(公告)号：CN116896981A

公开(公告)日：2023-10-17

申请号：CN202310658304.6

申请日：2023-06-05

Applicant: 北京北方华创微电子装备有限公司

Inventor： 蒋兴宇 ,  沈涛 ,  董云鹤 ,  蒋中伟

IPC: H10N70/00 ,  G03F7/42

Abstract: 本发明提供了一种金属氧化物的去除方法及光刻胶的去除方法，涉及半导体技术领域，该金属氧化物的去除方法包括：处理步骤，向反应腔室通入第一工艺气体，激发第一工艺气体形成等离子体，以对晶圆金属层表面的金属氧化物进行处理，使金属氧化物转变为金属氮化物；其中，第一工艺气体包括含氮元素气体；刻蚀步骤，向反应腔室通入第二工艺气体，激发第二工艺气体形成等离子体，以刻蚀去除金属氮化物；其中，第二工艺气体包括含氯元素气体。本发明能够提升去除金属表面的金属氧化物的处理效率及处理效果，避免影响半导体器件的使用寿命，提升了半导体器件制造的可靠性。

公开(公告)号：CN117174656A

公开(公告)日：2023-12-05

申请号：CN202311283689.9

申请日：2023-09-28

Applicant: 北京北方华创微电子装备有限公司

Inventor： 蒋兴宇 ,  高铭达 ,  朱瑞苹

IPC: H01L21/8234 ,  H01L21/67

Abstract: 本申请提供了一种形成隔离槽的方法、半导体器件的制备方法及工艺设备，该形成隔离槽的方法包括：提供待刻蚀对象，待刻蚀对象包括基底以及位于基底一侧表面上的栅极结构和隔离介质层，栅极结构沿第一方向延伸且与隔离介质层同层设置；交替循环刻蚀隔离介质层和栅极结构，形成第一隔离槽，第一隔离槽沿第二方向贯穿栅极结构，第一方向与第二方向相互垂直。本申请的方案可在半导体器件的特征尺寸进一步缩小的情况下，满足半导体器件针对隔离槽的高深宽比和刻蚀形貌设计需求，有利于提升集成电路的集成度。

公开(公告)号：CN115498105A

公开(公告)日：2022-12-20

申请号：CN202211267778.X

申请日：2022-10-17

Applicant: 北京北方华创微电子装备有限公司

Inventor： 蒋兴宇 ,  沈涛 ,  蒋中伟 ,  董云鹤

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明提供一种阻变存储器的制造方法，包括：形成叠层结构；在该叠层结构上形成具有预定图案的掩膜层；采用第一等离子体刻蚀方法对上电极层进行刻蚀；第一等离子体刻蚀方法采用的第一工艺气体包括主刻蚀气体和能够在刻蚀形成的上电极侧壁上形成副产物的保护气体；采用第二等离子体刻蚀方法对阻变层进行刻蚀；采用第三等离子体刻蚀方法对下电极层进行刻蚀；第三等离子体刻蚀方法采用的第三工艺气体包括主刻蚀气体和保护气体。本发明提供的阻变存储器的制造方法，可以解决现有技术中存在的侧壁凹陷的问题。

公开(公告)号：CN117790401A

公开(公告)日：2024-03-29

申请号：CN202311766814.1

申请日：2023-12-20

Applicant: 北京北方华创微电子装备有限公司

Inventor： 高铭达 ,  朱瑞苹 ,  蒋兴宇

IPC: H01L21/762 ,  H01L21/311 ,  H01L21/3213 ,  H01J37/32

Abstract: 本发明公开了一种隔离槽结构的制作方法及半导体工艺设备，该方法包括：提供半导体膜层结构，包括基底以及位于基底上的至少一个金属层和第一隔离介质层；形成图案化的掩膜层，暴露金属层和至少部分第一隔离介质层；第一沉积步，在掩膜层上形成第一保护层；第一刻蚀步，刻蚀第一隔离介质层至预定深度以暴露出至少部分金属层；第二沉积步，在掩膜层上形成第二保护层；第二刻蚀步，刻蚀金属层至金属层的顶部与第一隔离介质层的顶部大体齐平；循环执行第一沉积步、第一刻蚀步、第二沉积步和第二刻蚀步至少一次，直至刻蚀至目标深度。本发明能够实现对金属栅完全切断并形成隔离槽，同时在高深宽比条件下保证掩膜层厚度，提高图形尺寸传递的精度。