形成隔离槽的方法、半导体器件的制备方法及工艺设备

    公开(公告)号:CN117174656A

    公开(公告)日:2023-12-05

    申请号:CN202311283689.9

    申请日:2023-09-28

    Abstract: 本申请提供了一种形成隔离槽的方法、半导体器件的制备方法及工艺设备,该形成隔离槽的方法包括:提供待刻蚀对象,待刻蚀对象包括基底以及位于基底一侧表面上的栅极结构和隔离介质层,栅极结构沿第一方向延伸且与隔离介质层同层设置;交替循环刻蚀隔离介质层和栅极结构,形成第一隔离槽,第一隔离槽沿第二方向贯穿栅极结构,第一方向与第二方向相互垂直。本申请的方案可在半导体器件的特征尺寸进一步缩小的情况下,满足半导体器件针对隔离槽的高深宽比和刻蚀形貌设计需求,有利于提升集成电路的集成度。

    刻蚀方法
    2.
    发明公开
    刻蚀方法 审中-实审

    公开(公告)号:CN114914156A

    公开(公告)日:2022-08-16

    申请号:CN202210760019.0

    申请日:2022-06-30

    Abstract: 本发明公开一种刻蚀方法,用于在被刻蚀件上刻蚀形成第一沟槽和第二沟槽,且所述第一沟槽的纵截面的宽度大于所述第二沟槽的纵截面的宽度,刻蚀方法包括:向工艺腔室通入钝化气体,直至第一预设时长后所述被刻蚀件上用以形成所述第一沟槽和所述第二沟槽的对应区域的底部分别形成第一钝化层和第二钝化层;开启下射频电源,向所述工艺腔室通入第一刻蚀气体,直至所述第一沟槽和所述的第二沟槽的深度均满足预设深度。采用上述刻蚀方法,可以同时在被刻蚀件上形成纵截面宽度不同,但深度相同的第一沟槽和第二沟槽,进而可以提升半导体的良品率。

    基片的刻蚀方法和薄膜晶体管

    公开(公告)号:CN112563134A

    公开(公告)日:2021-03-26

    申请号:CN202011394982.9

    申请日:2020-12-03

    Abstract: 本发明公开一种基片的刻蚀方法和薄膜晶体管,基片的刻蚀方法包括:在基片的金属银层上形成具有预定图案的掩膜层;向刻蚀腔内通入刻蚀气体,通过激发所述刻蚀气体为第一等离子体,刻蚀所述掩膜层和所述金属银层,以在所述金属银层上形成刻蚀沟槽,其中,所述第一等离子体包括甲基离子和氢离子中的至少一者。采用上述刻蚀方法可以解决目前采用氧离子对金属银进行刻蚀的过程中,产生的氧化银会粘附且堆积在刻蚀孔的内壁,导致刻蚀孔被堵塞,进而刻蚀失败率较高的问题。

    晶圆刻蚀方法
    4.
    发明授权

    公开(公告)号:CN113451126B

    公开(公告)日:2024-02-27

    申请号:CN202110765593.0

    申请日:2021-07-07

    Abstract: 本发明实施例提供一种晶圆刻蚀方法,包括以下步骤:S1、刻蚀去除第一材料层的表层部分;S2、刻蚀第二材料层,直至第二材料层低于或平齐于第一材料层的填充部分;S3、沉积覆盖掩膜层的保护层,同时刻蚀第一材料层的填充部分和第二材料层,直至填充部分达到第一指定刻蚀深度。本发明实施例提供的晶圆刻蚀方法,其可以对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制,从而可以解决因第二材料层无法及时刻蚀而导致的第一材料层(例如钨)的刻蚀深度均匀性较差的问题。

    分立式栅极结构的制备方法
    5.
    发明公开

    公开(公告)号:CN116581022A

    公开(公告)日:2023-08-11

    申请号:CN202310620238.3

    申请日:2023-05-29

    Abstract: 本发明公开了一种分立式栅极结构的制备方法,包括:提供半导体膜层结构,第一区域内的栅绝缘层的顶面高于第二区域内的栅绝缘层的顶面,并且第一区域和第二区域内的栅极层表面齐平;利用第一工艺气体对第一区域和第二区域内的栅极层进行第一刻蚀步以形成栅极,直至露出第一区域内的栅绝缘层的顶面,第一区域内的栅极宽度大于第二区域内的栅极宽度;利用第二工艺气体继续对第二区域内的栅极层进行第二刻蚀步,直至露出第二区域内的栅绝缘层的顶面,第二刻蚀步的副产物覆盖在栅极侧壁以避免栅极被侧向刻蚀;利用第三工艺气体对栅极进行第三刻蚀步,以修饰栅极侧壁的垂直度。本发明能够满足复杂电路开启电压的精确控制并保证广泛的工作电压区间。

    隔离槽结构的制作方法及半导体工艺设备

    公开(公告)号:CN117790401A

    公开(公告)日:2024-03-29

    申请号:CN202311766814.1

    申请日:2023-12-20

    Abstract: 本发明公开了一种隔离槽结构的制作方法及半导体工艺设备,该方法包括:提供半导体膜层结构,包括基底以及位于基底上的至少一个金属层和第一隔离介质层;形成图案化的掩膜层,暴露金属层和至少部分第一隔离介质层;第一沉积步,在掩膜层上形成第一保护层;第一刻蚀步,刻蚀第一隔离介质层至预定深度以暴露出至少部分金属层;第二沉积步,在掩膜层上形成第二保护层;第二刻蚀步,刻蚀金属层至金属层的顶部与第一隔离介质层的顶部大体齐平;循环执行第一沉积步、第一刻蚀步、第二沉积步和第二刻蚀步至少一次,直至刻蚀至目标深度。本发明能够实现对金属栅完全切断并形成隔离槽,同时在高深宽比条件下保证掩膜层厚度,提高图形尺寸传递的精度。

    晶圆刻蚀方法
    7.
    发明公开

    公开(公告)号:CN113451126A

    公开(公告)日:2021-09-28

    申请号:CN202110765593.0

    申请日:2021-07-07

    Abstract: 本发明实施例提供一种晶圆刻蚀方法,包括以下步骤:S1、刻蚀去除第一材料层的表层部分;S2、刻蚀第二材料层,直至第二材料层低于或平齐于第一材料层的填充部分;S3、沉积覆盖掩膜层的保护层,同时刻蚀第一材料层的填充部分和第二材料层,直至填充部分达到第一指定刻蚀深度。本发明实施例提供的晶圆刻蚀方法,其可以对第二材料层(例如氮化钛层)的刻蚀深度进行精准控制,从而可以解决因第二材料层无法及时刻蚀而导致的第一材料层(例如钨)的刻蚀深度均匀性较差的问题。

    刻蚀方法
    8.
    发明授权

    公开(公告)号:CN114361027B

    公开(公告)日:2024-12-24

    申请号:CN202111524197.5

    申请日:2021-12-14

    Abstract: 本发明提供一种刻蚀方法,用于对硅衬底表面的沟槽中的金属层进行刻蚀。待加工的硅衬底表面开设有至少一个沟槽,且在硅衬底表面和沟槽的表面覆盖有连接层;并且在连接层上设置有金属层,金属层包括覆盖在沟槽上方以及位于沟槽周围的连接层上方的第一部分,以及填充在沟槽中的第二部分;该刻蚀方法包括以下步骤:S1、对金属层的第一部分进行刻蚀,直至连接层表面暴露;S2、在金属层和连接层上沉积满足预设平面度的辅助层,辅助层覆盖金属层和连接层;S3、沿沟槽的深度增加的方向并以相同的刻蚀速度对辅助层、金属层和连接层刻蚀预设深度。本发明实施例提供的刻蚀方法能够在硅衬底的沟槽中形成较为平整的金属层,以提高金属栅极的性能。

    一种刻蚀方法
    9.
    发明授权

    公开(公告)号:CN111243950B

    公开(公告)日:2023-12-22

    申请号:CN202010047760.3

    申请日:2020-01-16

    Abstract: 本发明提供一种刻蚀方法,所述刻蚀方法包括:主刻蚀步骤,所述主刻蚀步骤用于在待刻蚀层上进行孔刻蚀;开口修饰步骤,所述开口修饰步骤用于去除所述主刻蚀步骤在所述孔的开口处形成的刻蚀沉积物;循环交替进行主刻蚀步骤和开口修饰步骤,以在所述待刻蚀层上形成预设深度的孔。由此与主刻蚀步骤交替进行的开口修饰步骤,去除了主刻蚀步骤在待刻蚀层上形成的孔开口处的刻蚀沉积物,避免了沉积物在孔开口处的堆积造成的底部失真。通过本发明,提高了刻蚀良率。

    用于形成鳍式场效应晶体管的栅极结构的方法

    公开(公告)号:CN116779656A

    公开(公告)日:2023-09-19

    申请号:CN202310764181.4

    申请日:2023-06-26

    Abstract: 本发明提供了用于形成鳍式场效应晶体管的栅极结构的方法,包括:首先主刻蚀工艺阶段利用第一工艺气体,对栅极层刻蚀至第一预定位置;然后第一软着陆工艺阶段利用第二工艺气体,继续对栅极层刻蚀至第二预定位置;其中,第一软着陆工艺阶段产生的刻蚀副产物在栅介质层的表层形成保护层;其次第二软着陆工艺阶段利用第三工艺气体,继续对栅极层进行刻蚀,去除鳍形层的顶面下方剩余的栅极层以得到栅极结构;最后过刻蚀工艺阶段利用第四工艺气体,去除栅极结构底部的残留聚合物。上述方法通过第一软着陆工艺阶段在栅介质层的表层生成保护层,避免了栅极刻蚀过程中鳍形层即Fin层损伤问题,实现了栅极的垂直且形貌均匀刻蚀。

Patent Agency Ranking