-
公开(公告)号：CN118569332A
公开(公告)日：2024-08-30
申请号：CN202410669696.0
申请日：2024-05-28
Applicant: 北京大学
IPC: G06N3/065 , G06N3/0495 , G11C11/54 , G06F15/78 , G06F7/544
Abstract: 本发明公开一种神经网络专用存内计算读出装置及其控制方法，涉及集成电路设计技术领域，电流传感电路依次进行电导转换、电流缩小和电流相减，得到处理后电流，积分触发电路基于处理后电流对积分电容进行积分，得到总电压，总电压为当前量化周期的处理后电流产生的积分电压和上一量化周期的残余电压的和值，同时产生正向计数脉冲或负向计数脉冲，双向计数器电路在接收到正向计数脉冲或负向计数脉冲时，令上一量化周期的计数值加1或减1，得到当前量化周期的计数值，并在当前量化周期为最后一个量化周期时，根据当前量化周期的计数值确定当前量化周期的激活值。本发明通过引入残余量累积功能来显著降低量化误差。
-
公开(公告)号：CN111653666A
公开(公告)日：2020-09-11
申请号：CN202010539856.1
申请日：2020-06-12
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种选通器件、阻变存储器及其操作方法，其中，该选通器件包括：底电极、阻变功能层、阻断选择层以及顶电极，阻变功能层设置于底电极上；阻断选择层设置于阻变功能层上；顶电极设置于阻断选择层上；其中，阻断选择层与阻变功能层之间电性串联，阻断选择层具有阻断特性，阻断特性为：在正常工作电流状态下具有导电性能，同时在超出正常工作电流的高工作电流状态下转变为低导电性能。本发明通过选通器件，实现了在偶发情况下交叉阵列中，即便存在旁路泄露电流效应也不会造成存储单元阵列操作失控，例如对其他存储单元出现误读或擦写操作时效等问题；同时，还有效控制了选通器件的面积尺寸，使得器件易于实现高密度集成。
-
公开(公告)号：CN110534146A
公开(公告)日：2019-12-03
申请号：CN201910715383.3
申请日：2019-08-02
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种阻变式存储器的操作电路及操作方法，操作电路包括至少一电容，串联于一阻变式存储器，使该阻变式存储器通过该电容接地。操作方法是串联至少一电容于一阻变式存储器，使该阻变式存储器通过该电容接地；施加成形或设定脉冲电压于该阻变式存储器，实现对该阻变式存储器的成形或设定操作。本发明通过在每个RRAM的底电极端串联一个电容，使该RRAM通过该电容接地，进而能够实现快速、低功耗的RRAM阵列的批量成形或设定过程，加速RRAM阵列成形或设定过程，减小成形或设定过程中的能耗，并提升成形或设定后的RRAM器件性能。
-
公开(公告)号：CN112509624B
公开(公告)日：2022-11-01
申请号：CN202011468352.1
申请日：2020-12-14
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种用于设置阻变存储器的电路及其操作方法，上述电路包括：阻变存储单元、第一电容以及第二电容。阻变存储单元包括：串联连接的阻变存储器和选择晶体管。阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接，选择晶体管的栅极用于与字线连接。第一电容并联连接于阻变存储单元的输入端。第二电容并联连接于阻变存储单元的输出端。阻变存储单元的输入端经由第一电容连接至地，阻变存储单元的输出端经由第二电容连接至地。该电路可以实现低功耗且快速的设置操作。
-
Patent Agency Ranking
公开(公告)号：CN114171086A
公开(公告)日：2022-03-11
申请号：CN202111471751.8
申请日：2019-08-02
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种阻变式存储器的操作电路及操作方法，操作电路包括至少一电容，串联于一阻变式存储器，使该阻变式存储器通过该电容接地。操作方法是串联至少一电容于一阻变式存储器，使该阻变式存储器通过该电容接地；施加成形或设定脉冲电压于该阻变式存储器，实现对该阻变式存储器的成形或设定操作。本发明通过在每个RRAM的底电极端串联一个电容，使该RRAM通过该电容接地，进而能够实现快速、低功耗的RRAM阵列的批量成形或设定过程，加速RRAM阵列成形或设定过程，减小成形或设定过程中的能耗，并提升成形或设定后的RRAM器件性能。
-
公开(公告)号：CN118569332B
公开(公告)日：2024-12-20
申请号：CN202410669696.0
申请日：2024-05-28
Applicant: 北京大学
IPC: G06N3/065 , G06N3/0495 , G11C11/54 , G06F15/78 , G06F7/544
Abstract: 本发明公开一种神经网络专用存内计算读出装置及其控制方法，涉及集成电路设计技术领域，电流传感电路依次进行电导转换、电流缩小和电流相减，得到处理后电流，积分触发电路基于处理后电流对积分电容进行积分，得到总电压，总电压为当前量化周期的处理后电流产生的积分电压和上一量化周期的残余电压的和值，同时产生正向计数脉冲或负向计数脉冲，双向计数器电路在接收到正向计数脉冲或负向计数脉冲时，令上一量化周期的计数值加1或减1，得到当前量化周期的计数值，并在当前量化周期为最后一个量化周期时，根据当前量化周期的计数值确定当前量化周期的激活值。本发明通过引入残余量累积功能来显著降低量化误差。
-
公开(公告)号：CN112583589B
公开(公告)日：2022-04-12
申请号：CN202011468351.7
申请日：2020-12-14
Applicant: 北京大学
Abstract: 本发明公开了一种用于产生安全密钥的单元结构、阻变存储器及方法，上述单元结构包括：并联结构和电容。并联结构包括并联连接的第一RRAM单元和第二RRAM单元。并联结构的输入端用于接入输入信号。电容与并联结构的输出端串联连接，上述电容接地。其中，第一RRAM单元和第二RRAM单元的设置电压不同。能够利用与电容串联的两并联RRAM单元的设置过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。
-
公开(公告)号：CN112583589A
公开(公告)日：2021-03-30
申请号：CN202011468351.7
申请日：2020-12-14
Applicant: 北京大学
Abstract: 本发明公开了一种用于产生安全密钥的单元结构、阻变存储器及方法，上述单元结构包括：并联结构和电容。并联结构包括并联连接的第一RRAM单元和第二RRAM单元。并联结构的输入端用于接入输入信号。电容与并联结构的输出端串联连接，上述电容接地。其中，第一RRAM单元和第二RRAM单元的设置电压不同。能够利用与电容串联的两并联RRAM单元的设置过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。
-
公开(公告)号：CN112509624A
公开(公告)日：2021-03-16
申请号：CN202011468352.1
申请日：2020-12-14
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种用于设置阻变存储器的电路及其操作方法，上述电路包括：阻变存储单元、第一电容以及第二电容。阻变存储单元包括：串联连接的阻变存储器和选择晶体管。阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接，选择晶体管的栅极用于与字线连接。第一电容并联连接于阻变存储单元的输入端。第二电容并联连接于阻变存储单元的输出端。阻变存储单元的输入端经由第一电容连接至地，阻变存储单元的输出端经由第二电容连接至地。该电路可以实现低功耗且快速的设置操作。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.035 seconds)
