-
-
公开(公告)号：CN108647161B
公开(公告)日：2020-07-14
申请号：CN201810340474.9
申请日：2018-04-17
Applicant: 北京控制工程研究所
Abstract: 一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明与现有技术相比，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。
-
公开(公告)号：CN103684734B
公开(公告)日：2017-03-15
申请号：CN201310557197.4
申请日：2013-11-11
Applicant: 北京控制工程研究所
IPC: H04L7/00
Abstract: 本发明公开了一种热备份冗余计算机时间同步系统及方法，包括时间监测模块，主时间戳通信计算模块和从时间戳通信计算模块；主计算机向从计算机发送同步报文，同步报文中包括发送时间T1；通过时间监测模块监测所述发送时间T1是否正确；当发送时间正确时，从计算机接收到所述同步报文，记录下收到该同步报文的时间Ti后，同时向主计算机发送应答报文；主计算机记录接收到所述应答报文的时间Ti’，并将该时间Ti’发送至从计算机；从计算机根据T1、Ti和Ti’计算时间偏差；从计算机根据所述时间偏差对本地时间进行校正；当发送时间不正确时，将当前的主计算机切换为从计算机，其它计算机切换为主计算机切换。本发明实现简单，减少了外部独立冗余校时硬件开销。
-
公开(公告)号：CN104461764B
公开(公告)日：2015-12-30
申请号：CN201410782611.6
申请日：2014-12-16
Applicant: 北京控制工程研究所
IPC: G06F11/10
Abstract: 本发明提供一种内置CRC校验码的FPGA配置文件生成方法，该方法包括如下步骤：以EDA工具生成的FPGA配置文件为基础，按照特征值读取配置文件中所包含的FPGA配置信息，并按帧计算其对应的CRC校验码；在配置文件中搜索空白区域；将计算得到的配置帧CRC校验码写入搜索得到的空白区即可完成内置CRC校验码的FPGA配置文件生成，本发明能充分利用原始FPGA配置文件中的空闲资源，在不带来额外软硬件开销的基础下实现FPGA校验信息和配置信息的同时同地存储，并且计算过程不依赖于特定的FPGA芯片物理结构，便于硬件资源有限的平台实现FPGA配置信息回读校验达成系统容错目的，具有广泛的应用前景。
-
公开(公告)号：CN119415306A
公开(公告)日：2025-02-11
申请号：CN202411461916.7
申请日：2024-10-18
Applicant: 北京控制工程研究所
Abstract: 本发明公开了一种热备份计算机内存区数据的错误检测及恢复方法和装置，属于内存数据错误检测与恢复领域。方法包括：对各单机的内存区进行分块，且各单机的分块结果相同；针对每一个控制周期，均执行：基于公有数据计算各内存分块的标记值；将各单机同一位置的内存分块之间的标记值进行比对，以基于标记值是否一致来确定各单机的故障内存分块；若存在故障内存分块，则基于与当前控制周期相邻的若干个历史控制周期和当前控制周期的故障内存分块的数量，判断公有数据恢复是否收敛，以确定恢复策略。本方案利用公有数据内存区分块标记比对方式，可以快速识别和定位公有数据错误的内存分块并快速进行数据恢复，且可以有效防止故障大范围扩散。
-
Patent Agency Ranking
公开(公告)号：CN107977289B
公开(公告)日：2020-10-23
申请号：CN201711083696.9
申请日：2017-11-07
Applicant: 北京控制工程研究所
Abstract: 本发明涉及一种热备份计算机中多模冗余总线容错架构及其控制方法，属于通信技术领域。本发明根据空间站制导导航控制分系统特性，设计一种包含M条总线的热备份计算机多模冗余总线容错架构。根据任务需求，使众多的敏感器、执行结构合理的分布于M条总线上。空间站制导导航控制计算机的各个单机设计有N路总线控制线路，分别连接在M条总线中的N条总线。正常情况下，每台单机控制一条总线，即每台单机的一路总线控制器工作在主控模式，其他N‑1路总线控制器作为冗余备份工作在监听/休眠模式。采用该种热备份计算机多模冗余总线容错架构及其控制方法，满足了复杂长寿命制导导航控制分系统对总线长期高可靠且总线数据吞吐带宽高的性能要求。
-
公开(公告)号：CN108647161A
公开(公告)日：2018-10-12
申请号：CN201810340474.9
申请日：2018-04-17
Applicant: 北京控制工程研究所
Abstract: 一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明与现有技术相比，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。
-
公开(公告)号：CN107977289A
公开(公告)日：2018-05-01
申请号：CN201711083696.9
申请日：2017-11-07
Applicant: 北京控制工程研究所
CPC classification number: G06F11/1616 , G06F11/2005 , G06F11/2017
Abstract: 本发明涉及一种热备份计算机中多模冗余总线容错架构及其控制方法，属于通信技术领域。本发明根据空间站制导导航控制分系统特性，设计一种包含M条总线的热备份计算机多模冗余总线容错架构。根据任务需求，使众多的敏感器、执行结构合理的分布于M条总线上。空间站制导导航控制计算机的各个单机设计有N路总线控制线路，分别连接在M条总线中的N条总线。正常情况下，每台单机控制一条总线，即每台单机的一路总线控制器工作在主控模式，其他N-1路总线控制器作为冗余备份工作在监听/休眠模式。采用该种热备份计算机多模冗余总线容错架构及其控制方法，满足了复杂长寿命制导导航控制分系统对总线长期高可靠且总线数据吞吐带宽高的性能要求。
-
公开(公告)号：CN103095275A
公开(公告)日：2013-05-08
申请号：CN201210505084.5
申请日：2012-11-30
Applicant: 北京控制工程研究所
IPC: H03K19/003
Abstract: 本发明公开了一种高可靠大功率驱动电路，用于对多个不同的负载分别进行驱动，包括：控制计算，译码输出电路、驱动单元、串并变换电路，控制计算机针对被驱动的负载产生负载驱动指令；译码输出电路对负载驱动指令进行译码，获得对应于每个负载编号的驱动信号强度和驱动时间；串并变换电路将负载驱动强度和驱动时间信号串并变换后输出到所述驱动单元；驱动单元包括多路负载驱动输出口；每个负载驱动输出口与一个负载相连，并根据相连的负载编号输出与驱动信号强度相对应的驱动信号，在达到驱动时间后，所述负载驱动输出口结束驱动信号的输出。同时本发明还提供了一种高可靠大功率驱动方法。本发明可实现对多个不同负载的大功率不同时间长度的驱动。
-
公开(公告)号：CN119449212A
公开(公告)日：2025-02-14
申请号：CN202411462055.4
申请日：2024-10-18
Applicant: 北京控制工程研究所
IPC: H04J3/06
Abstract: 本发明提供了一种基于TTE网络的拜占庭计算机系统的内外同步方法，该方法应用于引入TTE网络的拜占庭计算机系统中，包括：获取采用同步拜占庭协议的拜占庭计算机系统的包括多个第一同步周期的第一运行周期和TTE网络输入的包括多个第二同步周期的第二运行周期；针对每个第一同步周期，均执行：获取对应该第一同步周期的当前第二同步周期，确定该第一同步周期的第一初始时刻和当前第二同步周期的第二初始时刻；根据第一初始时刻和第二初始时刻对该第一同步周期进行调整，得到修正同步周期，完成同步。本方案提供的基于TTE网络的拜占庭计算机系统的内外同步实现内部同步周期与外部同步周期的同步，保证了拜占庭计算机系统的高可靠性。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.051 seconds)
