公开(公告)号：CN108647161B

公开(公告)日：2020-07-14

申请号：CN201810340474.9

申请日：2018-04-17

Applicant: 北京控制工程研究所

Inventor： 高瑛珂 ,  刘波 ,  刘超伟 ,  史少龙 ,  衣学慧 ,  冯丹 ,  刘鸿瑾

IPC: G06F13/16 ,  G06F13/18 ,  G06F11/16

Abstract: 一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明与现有技术相比，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。

公开(公告)号：CN106528466B

公开(公告)日：2019-05-24

申请号：CN201610907762.9

申请日：2016-10-18

Applicant: 北京控制工程研究所

Inventor： 江耿丰 ,  冯丹 ,  文亮 ,  刘波 ,  徐建 ,  李森 ,  袁文彬 ,  史少龙 ,  张凯 ,  董暘暘

IPC: G06F13/22 ,  G06F13/16

Abstract: 一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法，设计了一个具有自主执行IO访问指令能力的控制器，CPU可以直接访问IO控制器也可以通过一个高速存储器和IO控制器实现数据交互。处理器可将需要IO控制器执行的指令预存至高速存储器中，然后由IO控制器自动读取存储器指令并执行相应操作，操作完毕后等待处理器的下一步指令，本发明效果显著，规避了慢速IO对处理器运行速度的影响，充分发挥处理器性能；取消了产品内部单板之间的自定义三总线设计，有利于单板的标准化设计；避免应用软件频繁的IO访问操作，有利于软件编程实现。

公开(公告)号：CN107977289B

公开(公告)日：2020-10-23

申请号：CN201711083696.9

申请日：2017-11-07

Applicant: 北京控制工程研究所

Inventor： 史少龙 ,  衣学慧 ,  刘超伟 ,  冯丹 ,  江耿丰 ,  徐建 ,  邢晓琪 ,  高瑛珂 ,  程照强 ,  谭彦亮

IPC: G06F11/16 ,  G06F11/20

Abstract: 本发明涉及一种热备份计算机中多模冗余总线容错架构及其控制方法，属于通信技术领域。本发明根据空间站制导导航控制分系统特性，设计一种包含M条总线的热备份计算机多模冗余总线容错架构。根据任务需求，使众多的敏感器、执行结构合理的分布于M条总线上。空间站制导导航控制计算机的各个单机设计有N路总线控制线路，分别连接在M条总线中的N条总线。正常情况下，每台单机控制一条总线，即每台单机的一路总线控制器工作在主控模式，其他N‑1路总线控制器作为冗余备份工作在监听/休眠模式。采用该种热备份计算机多模冗余总线容错架构及其控制方法，满足了复杂长寿命制导导航控制分系统对总线长期高可靠且总线数据吞吐带宽高的性能要求。

公开(公告)号：CN108647161A

公开(公告)日：2018-10-12

申请号：CN201810340474.9

申请日：2018-04-17

Applicant: 北京控制工程研究所

Inventor： 高瑛珂 ,  刘波 ,  刘超伟 ,  史少龙 ,  衣学慧 ,  冯丹 ,  刘鸿瑾

IPC: G06F13/16 ,  G06F13/18 ,  G06F11/16

Abstract: 一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明与现有技术相比，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。

公开(公告)号：CN107977289A

公开(公告)日：2018-05-01

申请号：CN201711083696.9

申请日：2017-11-07

Applicant: 北京控制工程研究所

Inventor： 史少龙 ,  衣学慧 ,  刘超伟 ,  冯丹 ,  江耿丰 ,  徐建 ,  邢晓琪 ,  高瑛珂 ,  程照强 ,  谭彦亮

IPC: G06F11/16 ,  G06F11/20

CPC classification number: G06F11/1616 ,  G06F11/2005 ,  G06F11/2017

Abstract: 本发明涉及一种热备份计算机中多模冗余总线容错架构及其控制方法，属于通信技术领域。本发明根据空间站制导导航控制分系统特性，设计一种包含M条总线的热备份计算机多模冗余总线容错架构。根据任务需求，使众多的敏感器、执行结构合理的分布于M条总线上。空间站制导导航控制计算机的各个单机设计有N路总线控制线路，分别连接在M条总线中的N条总线。正常情况下，每台单机控制一条总线，即每台单机的一路总线控制器工作在主控模式，其他N-1路总线控制器作为冗余备份工作在监听/休眠模式。采用该种热备份计算机多模冗余总线容错架构及其控制方法，满足了复杂长寿命制导导航控制分系统对总线长期高可靠且总线数据吞吐带宽高的性能要求。

公开(公告)号：CN106528466A

公开(公告)日：2017-03-22

申请号：CN201610907762.9

申请日：2016-10-18

Applicant: 北京控制工程研究所

Inventor： 江耿丰 ,  冯丹 ,  文亮 ,  刘波 ,  徐建 ,  李森 ,  袁文彬 ,  史少龙 ,  张凯 ,  董暘暘

IPC: G06F13/22 ,  G06F13/16

CPC classification number: G06F13/225 ,  G06F13/1684

Abstract: 一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法，设计了一个具有自主执行IO访问指令能力的控制器，CPU可以直接访问IO控制器也可以通过一个高速存储器和IO控制器实现数据交互。处理器可将需要IO控制器执行的指令预存至高速存储器中，然后由IO控制器自动读取存储器指令并执行相应操作，操作完毕后等待处理器的下一步指令，本发明效果显著，规避了慢速IO对处理器运行速度的影响，充分发挥处理器性能；取消了产品内部单板之间的自定义三总线设计，有利于单板的标准化设计；避免应用软件频繁的IO访问操作，有利于软件编程实现。