-
公开(公告)号:CN117116864A
公开(公告)日:2023-11-24
申请号:CN202310325506.9
申请日:2023-03-29
Applicant: 北京智慧能源研究院 , 国网湖北省电力有限公司电力科学研究院
IPC: H01L23/12 , H01L23/49 , H01L23/367 , H01L23/373 , H01L23/492
Abstract: 一种弹性压接封装结构,包括第一电极板、芯片、弹性组件和第二电极板,弹性组件包括一体成型且依次连接的第一导电段、弹性伸缩段和第二导电段,第一电极板通过芯片与第一导电段电性连接,第二导电段与第二电极板电性连接。本发明提供的弹性压接封装结构取消碟簧杆和弹簧外框架,将多个弹性部件如碟簧片和弹簧帽进行一体化设计,简化了弹性组件的结构且缩小了弹性组件的体积。同时,整个弹性组件结构采用高热导率材料,较现有弹性组件可明显提高该热流路径上的散热能力。
-
公开(公告)号:CN115621226A
公开(公告)日:2023-01-17
申请号:CN202211405483.4
申请日:2022-11-10
IPC: H01L23/427 , H01L23/48
Abstract: 本发明提供一种半导体器件的封装结构、半导体器件模块,半导体器件的封装结构用于安装芯片,包括:电极组件,电极组件与芯片的第一电极电性连接;电极组件包括:第一电极部件、弹簧、弹性连接件、第二电极部件和传热组件,弹簧的两端分别与第一电极部件和第二电极部件连接;第一电极部件与第二电极部件通过弹性连接件电性连接;传热组件包括第一传热端和第二传热端,第一传热端和第一电极部件固定连接,第二传热端和第二电极部件活动连接;或,第一传热端和第一电极部件活动连接,第二传热端和第二电极部件固定连接。上述的半导体器件的封装结构既能满足高度补偿,同时可以提升半导体器件的散热能力。
-
公开(公告)号:CN115910985A
公开(公告)日:2023-04-04
申请号:CN202211405522.0
申请日:2022-11-10
Applicant: 北京智慧能源研究院
IPC: H01L23/498 , H01L23/495 , H01L23/367 , H01L23/24 , H01L23/64
Abstract: 本发明公开了一种功率半导体模块,包括:栅极PCB板和多个并联的子模组,每个子模组包括半导体芯片和栅极引出端,栅极PCB板包括驱动连接单元,栅极引出端的一端连接半导体芯片的栅极;栅极PCB板上设置有多个与栅极引出端的另一端电连接的栅极触点,多个栅极触点通过多个第一布线层与驱动连接单元连接,流经多个第一布线层的电流路径一致。通过实施本发明,使得驱动端至各栅极触点的电流路径一致,实现了栅极寄生参数均衡化,从而有效提升了模块内部并联模组间电流的均流能力,提升了模块整体的安全工作区。并且均流能力的提升,能够在增加并联子模组的同时,提升其安全可靠性。
-
公开(公告)号:CN115910935A
公开(公告)日:2023-04-04
申请号:CN202211330318.7
申请日:2022-10-27
Applicant: 北京智慧能源研究院 , 国网江西省电力有限公司 , 国网江西省电力有限公司吉安供电分公司
Abstract: 本发明提供一种功率半导体器件绝缘封装结构及绝缘封装方法,功率半导体器件绝缘封装结构包括:导电底板;位于导电底板一侧的绝缘层;位于绝缘层背离导电底板的一侧表面的导电层;位于导电底板的一侧表面的壳体,壳体与导电底板形成容置空间,功率半导体器件、绝缘层以及导电层均位于容置空间内;填充容置空间的绝缘填充介质,绝缘层与绝缘填充介质的接触区域的介电常数与绝缘填充介质的介电常数的差值为0~1,介电常数的差异较小能够改善电场分布,从而避免了由于接触位置的电场集中而发生局部放电,降低了绝缘层被击穿的风险,提高了功率半导体器件绝缘封装结构的绝缘性。
-
公开(公告)号:CN115497917A
公开(公告)日:2022-12-20
申请号:CN202210935220.8
申请日:2022-08-05
IPC: H01L23/538 , H01L23/62 , H01L23/64 , H01L25/07
Abstract: 本发明涉及高压碳化硅芯片封装技术领域,具体涉及一种碳化硅芯片封装结构,包括:芯片本体,包括层叠设置的第一子芯片和第二子芯片,第一子芯片与第二子芯片之间设有芯片绝缘层,第一子芯片与第二子芯片之间串联,芯片导电件贯穿芯片绝缘层设置;印刷线路层,平行设于芯片本体的一侧,第一子芯片与印刷线路层之间连接有发射极引出端子;复合绝缘层,平行设于芯片本体背离印刷线路层的一侧,复合绝缘层朝向芯片本体的一面设有复合导电层,第二子芯片与复合导电层之间电气连接。针对碳化硅芯片高绝缘、低感封装需求采用芯片绝缘板实现中低压碳化硅芯片的串联,串联后的芯片器件能够提高器件整体电压水平,从而实现利用现有低压芯片进行高压封装。
-
公开(公告)号:CN115911011B
公开(公告)日:2023-09-22
申请号:CN202211405501.9
申请日:2022-11-10
Applicant: 北京智慧能源研究院
IPC: H01L25/07 , H01L23/495 , H01L23/498
Abstract: 本发明提供的功率半导体器件串联均压结构及功率半导体器件,多级串联功率芯片结构的第一端固定至所述第一极性金属板的第一侧面上;所述多级串联均压回路结构的第一端固定至所述第一极性金属板的第一侧面上;所述多级串联功率芯片结构的第二端与所述多级串联均压回路结构的第二端固定连接。本发明通过在器件内部完成器件的串联,并集成均压回路,提高了模块的功率密度和集成度,并提升了可靠性。
-
公开(公告)号:CN115497917B
公开(公告)日:2025-04-22
申请号:CN202210935220.8
申请日:2022-08-05
IPC: H01L23/538 , H01L23/62 , H01L23/64 , H01L25/07
Abstract: 本发明涉及高压碳化硅芯片封装技术领域,具体涉及一种碳化硅芯片封装结构,包括:芯片本体,包括层叠设置的第一子芯片和第二子芯片,第一子芯片与第二子芯片之间设有芯片绝缘层,第一子芯片与第二子芯片之间串联,芯片导电件贯穿芯片绝缘层设置;印刷线路层,平行设于芯片本体的一侧,第一子芯片与印刷线路层之间连接有发射极引出端子;复合绝缘层,平行设于芯片本体背离印刷线路层的一侧,复合绝缘层朝向芯片本体的一面设有复合导电层,第二子芯片与复合导电层之间电气连接。针对碳化硅芯片高绝缘、低感封装需求采用芯片绝缘板实现中低压碳化硅芯片的串联,串联后的芯片器件能够提高器件整体电压水平,从而实现利用现有低压芯片进行高压封装。
-
公开(公告)号:CN115910985B
公开(公告)日:2023-10-27
申请号:CN202211405522.0
申请日:2022-11-10
Applicant: 北京智慧能源研究院
IPC: H01L23/498 , H01L23/495 , H01L23/367 , H01L23/24 , H01L23/64
Abstract: 本发明公开了一种功率半导体模块,包括:栅极PCB板和多个并联的子模组,每个子模组包括半导体芯片和栅极引出端,栅极PCB板包括驱动连接单元,栅极引出端的一端连接半导体芯片的栅极;栅极PCB板上设置有多个与栅极引出端的另一端电连接的栅极触点,多个栅极触点通过多个第一布线层与驱动连接单元连接,流经多个第一布线层的电流路径一致。通过实施本发明,使得驱动端至各栅极触点的电流路径一致,实现了栅极寄生参数均衡化,从而有效提升了模块内部并联模组间电流的均流能力,提升了模块整体的安全工作区。并且均流能力的提升,能够在增加并联子模组的同时,提升其安全可靠性。
-
公开(公告)号:CN115911011A
公开(公告)日:2023-04-04
申请号:CN202211405501.9
申请日:2022-11-10
Applicant: 北京智慧能源研究院
IPC: H01L25/07 , H01L23/495 , H01L23/498
Abstract: 本发明提供的功率半导体器件串联均压结构及功率半导体器件,多级串联功率芯片结构的第一端固定至所述第一极性金属板的第一侧面上;所述多级串联均压回路结构的第一端固定至所述第一极性金属板的第一侧面上;所述多级串联功率芯片结构的第二端与所述多级串联均压回路结构的第二端固定连接。本发明通过在器件内部完成器件的串联,并集成均压回路,提高了模块的功率密度和集成度,并提升了可靠性。
-
公开(公告)号:CN115799085A
公开(公告)日:2023-03-14
申请号:CN202211426344.X
申请日:2022-11-15
Abstract: 本发明公开了一种绝缘灌封方法及功率半导体器件,该方法包括:在待灌封样品表面形成涂覆层;在待灌封样品形成涂覆层的表面进行第一层灌封,第一层灌封包括第一灌胶和第一脱气处理,第一脱气处理包括多次真空和正压处理;在待灌封样品进行第一层灌封后的表面进行第二层灌封。通过实施本发明,对待灌封样品构建了三道保护防线,其中,形成的涂覆层能够降低局放起始电压,第一层灌封能够对待灌封样品进行绝缘保护,第二层灌封起到支撑和导热作用,同时能够更好的隔绝外部环境水汽,提高器件可靠性。并且,在进行第一层灌封时,第一脱气处理采用真空和正压反复处理,能够通过改变气体的逃逸系数,促使气泡排除/破裂,从而实现无缺陷灌封。
-
-
-
-
-
-
-
-
-