一种半导体器件的封装结构、半导体器件模块

    公开(公告)号:CN115621226A

    公开(公告)日:2023-01-17

    申请号:CN202211405483.4

    申请日:2022-11-10

    Abstract: 本发明提供一种半导体器件的封装结构、半导体器件模块,半导体器件的封装结构用于安装芯片,包括:电极组件,电极组件与芯片的第一电极电性连接;电极组件包括:第一电极部件、弹簧、弹性连接件、第二电极部件和传热组件,弹簧的两端分别与第一电极部件和第二电极部件连接;第一电极部件与第二电极部件通过弹性连接件电性连接;传热组件包括第一传热端和第二传热端,第一传热端和第一电极部件固定连接,第二传热端和第二电极部件活动连接;或,第一传热端和第一电极部件活动连接,第二传热端和第二电极部件固定连接。上述的半导体器件的封装结构既能满足高度补偿,同时可以提升半导体器件的散热能力。

    一种功率半导体模块
    3.
    发明公开

    公开(公告)号:CN115910985A

    公开(公告)日:2023-04-04

    申请号:CN202211405522.0

    申请日:2022-11-10

    Abstract: 本发明公开了一种功率半导体模块,包括:栅极PCB板和多个并联的子模组,每个子模组包括半导体芯片和栅极引出端,栅极PCB板包括驱动连接单元,栅极引出端的一端连接半导体芯片的栅极;栅极PCB板上设置有多个与栅极引出端的另一端电连接的栅极触点,多个栅极触点通过多个第一布线层与驱动连接单元连接,流经多个第一布线层的电流路径一致。通过实施本发明,使得驱动端至各栅极触点的电流路径一致,实现了栅极寄生参数均衡化,从而有效提升了模块内部并联模组间电流的均流能力,提升了模块整体的安全工作区。并且均流能力的提升,能够在增加并联子模组的同时,提升其安全可靠性。

    一种碳化硅芯片封装结构

    公开(公告)号:CN115497917A

    公开(公告)日:2022-12-20

    申请号:CN202210935220.8

    申请日:2022-08-05

    Abstract: 本发明涉及高压碳化硅芯片封装技术领域,具体涉及一种碳化硅芯片封装结构,包括:芯片本体,包括层叠设置的第一子芯片和第二子芯片,第一子芯片与第二子芯片之间设有芯片绝缘层,第一子芯片与第二子芯片之间串联,芯片导电件贯穿芯片绝缘层设置;印刷线路层,平行设于芯片本体的一侧,第一子芯片与印刷线路层之间连接有发射极引出端子;复合绝缘层,平行设于芯片本体背离印刷线路层的一侧,复合绝缘层朝向芯片本体的一面设有复合导电层,第二子芯片与复合导电层之间电气连接。针对碳化硅芯片高绝缘、低感封装需求采用芯片绝缘板实现中低压碳化硅芯片的串联,串联后的芯片器件能够提高器件整体电压水平,从而实现利用现有低压芯片进行高压封装。

    一种碳化硅芯片封装结构

    公开(公告)号:CN115497917B

    公开(公告)日:2025-04-22

    申请号:CN202210935220.8

    申请日:2022-08-05

    Abstract: 本发明涉及高压碳化硅芯片封装技术领域,具体涉及一种碳化硅芯片封装结构,包括:芯片本体,包括层叠设置的第一子芯片和第二子芯片,第一子芯片与第二子芯片之间设有芯片绝缘层,第一子芯片与第二子芯片之间串联,芯片导电件贯穿芯片绝缘层设置;印刷线路层,平行设于芯片本体的一侧,第一子芯片与印刷线路层之间连接有发射极引出端子;复合绝缘层,平行设于芯片本体背离印刷线路层的一侧,复合绝缘层朝向芯片本体的一面设有复合导电层,第二子芯片与复合导电层之间电气连接。针对碳化硅芯片高绝缘、低感封装需求采用芯片绝缘板实现中低压碳化硅芯片的串联,串联后的芯片器件能够提高器件整体电压水平,从而实现利用现有低压芯片进行高压封装。

    一种功率半导体模块
    8.
    发明授权

    公开(公告)号:CN115910985B

    公开(公告)日:2023-10-27

    申请号:CN202211405522.0

    申请日:2022-11-10

    Abstract: 本发明公开了一种功率半导体模块,包括:栅极PCB板和多个并联的子模组,每个子模组包括半导体芯片和栅极引出端,栅极PCB板包括驱动连接单元,栅极引出端的一端连接半导体芯片的栅极;栅极PCB板上设置有多个与栅极引出端的另一端电连接的栅极触点,多个栅极触点通过多个第一布线层与驱动连接单元连接,流经多个第一布线层的电流路径一致。通过实施本发明,使得驱动端至各栅极触点的电流路径一致,实现了栅极寄生参数均衡化,从而有效提升了模块内部并联模组间电流的均流能力,提升了模块整体的安全工作区。并且均流能力的提升,能够在增加并联子模组的同时,提升其安全可靠性。

    一种绝缘灌封方法及功率半导体器件

    公开(公告)号:CN115799085A

    公开(公告)日:2023-03-14

    申请号:CN202211426344.X

    申请日:2022-11-15

    Abstract: 本发明公开了一种绝缘灌封方法及功率半导体器件,该方法包括:在待灌封样品表面形成涂覆层;在待灌封样品形成涂覆层的表面进行第一层灌封,第一层灌封包括第一灌胶和第一脱气处理,第一脱气处理包括多次真空和正压处理;在待灌封样品进行第一层灌封后的表面进行第二层灌封。通过实施本发明,对待灌封样品构建了三道保护防线,其中,形成的涂覆层能够降低局放起始电压,第一层灌封能够对待灌封样品进行绝缘保护,第二层灌封起到支撑和导热作用,同时能够更好的隔绝外部环境水汽,提高器件可靠性。并且,在进行第一层灌封时,第一脱气处理采用真空和正压反复处理,能够通过改变气体的逃逸系数,促使气泡排除/破裂,从而实现无缺陷灌封。

Patent Agency Ranking