-
公开(公告)号：CN112751703B
公开(公告)日：2023-04-07
申请号：CN202011451650.X
申请日：2020-12-09
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本申请实施例提供一种通信网络的组建方法、装置、电子设备与存储介质，该方法包括：第一终端节点接收来自N个第一节点的第一时间同步帧，根据各第一节点的路由深度和接收到的各第一时间同步帧的信号强度，从N个第一节点中确定父节点，并通过父节点向网关发送第一入网登记帧；网关获取各第一级节点的入网登记帧，并根据各第一级节点所包括的子节点的节点信息，为各第一级节点分配时隙信息，将分配的各第一级节点的时隙信息发送给各第一级节点，最后终端节点接收来自父节点的第一时隙信息。即第一终端节点根据节点的路由深度和信号强度，确定父节点，进而构建出最优的通信路径，且可以随时动态调整通信路径，进而增加通信可靠性，灵活性强。
-
公开(公告)号：CN112751703A
公开(公告)日：2021-05-04
申请号：CN202011451650.X
申请日：2020-12-09
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H04L12/24 , H04L12/911
Abstract: 本申请实施例提供一种通信网络的组建方法、装置、电子设备与存储介质，该方法包括：第一终端节点接收来自N个第一节点的第一时间同步帧，根据各第一节点的路由深度和接收到的各第一时间同步帧的信号强度，从N个第一节点中确定父节点，并通过父节点向网关发送第一入网登记帧；网关获取各第一级节点的入网登记帧，并根据各第一级节点所包括的子节点的节点信息，为各第一级节点分配时隙信息，将分配的各第一级节点的时隙信息发送给各第一级节点，最后终端节点接收来自父节点的第一时隙信息。即第一终端节点根据节点的路由深度和信号强度，确定父节点，进而构建出最优的通信路径，且可以随时动态调整通信路径，进而增加通信可靠性，灵活性强。
-
公开(公告)号：CN112858876A
公开(公告)日：2021-05-28
申请号：CN202110003110.3
申请日：2021-01-04
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R31/28
Abstract: 提供一种自适应的芯片自动化测试方法。该方法包括：通过SPI获取测试基台发送的芯片测试指令；根据该芯片测试指令触发该芯片运行芯片自测试程序，以获取测试结果；通过SPI将该测试结果反馈给该测试基台。该方法可涉及通信、人工智能、芯片测试等技术，该方法能够对芯片进行FT全面测试，提高芯片的出厂良率。
-
公开(公告)号：CN110456232B
公开(公告)日：2021-07-27
申请号：CN201910821907.7
申请日：2019-09-02
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种故障指示器电池单独供电模式的低功耗电流检测电路，在故障指示器的电池单独供电模式时，电流检测电路仍采用CT供电的方式，在线路电流小于5A时，实时检测线路电流，在线路电流大于5A时，及时唤醒与之相连的MCU，并将CT产生的电流切换到电源部分。在电池单独供电模式，电流检测电路不采用电池供电，不消耗电池能量，整个故障指示器只有MCU消耗微小的休眠电流，可以极大地延长电池的使用寿命。
-
公开(公告)号：CN112580295B
公开(公告)日：2022-07-05
申请号：CN202011334559.X
申请日：2020-11-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC: G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
Abstract: 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
Patent Agency Ranking
公开(公告)号：CN112580295A
公开(公告)日：2021-03-30
申请号：CN202011334559.X
申请日：2020-11-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC: G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
Abstract: 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
公开(公告)号：CN110456232A
公开(公告)日：2019-11-15
申请号：CN201910821907.7
申请日：2019-09-02
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种故障指示器电池单独供电模式的低功耗电流检测电路，在故障指示器的电池单独供电模式时，电流检测电路仍采用CT供电的方式，在线路电流小于5A时，实时检测线路电流，在线路电流大于5A时，及时唤醒与之相连的MCU，并将CT产生的电流切换到电源部分。在电池单独供电模式，电流检测电路不采用电池供电，不消耗电池能量，整个故障指示器只有MCU消耗微小的休眠电流，可以极大地延长电池的使用寿命。
-
公开(公告)号：CN208444426U
公开(公告)日：2019-01-29
申请号：CN201821018441.4
申请日：2018-06-29
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本实用新型公开了一种基于电力采集系统的故障检测模块，包括：PLC载波控制芯片，其通过第一串行接口与电采集系统通信连接；Flash存储器，其与所述PLC载波控制芯片通信连接；供电电路，其将电表的12V电压供给电表载波扩展模块使用，并转换为6V电压，6V电压再经转换后的电压供PLC载波控制芯片使用；备用电源，其选用超级电容，在供电电路产生的6V电压后连接有肖特二极管，在肖特二极管后连接超级电容，当电表断电后，超级电容存储的电量能够供给故障检测模块使用，同时将现有的数据进行保存；停电检测电路，其通过检测GPIO引脚的电平来监测电表的工作状态；以及无线模块。本实用新型的故障检测模块能够实现停电报警功能并在停电后对现有数据进行保存。
-
公开(公告)号：CN118984151A
公开(公告)日：2024-11-19
申请号：CN202410967965.1
申请日：2024-07-18
Applicant: 北京智芯微电子科技有限公司 , 国网辽宁省电力有限公司电力科学研究院
Abstract: 本发明公开了一种复位电路、芯片和电子设备，复位电路包括：电压监测单元用于监测供电电源的电源电压，得到供电电源上电时的上电监测电压和供电电源下电时的下电监测电压；第一复位单元用于基于上电监测电压、下电监测电压和基准电压生成第一上电复位信号和第一下电复位信号；第二复位单元用于基于电源电压生成第二上电复位信号和第二下电复位信号，且第二上电复位信号的生成时刻大于等于基准电压建立完成时刻且小于等于第一上电复位信号的生成时刻；逻辑组合单元用于基于第一上电复位信号和第二上电复位信号生成目标上电复位信号，并基于第一下电复位信号和第二下电复位信号生成目标下电复位信号。本发明的复位电路，能够提高电路的稳定性。
-
公开(公告)号：CN119940249A
公开(公告)日：2025-05-06
申请号：CN202411705212.X
申请日：2024-11-26
Applicant: 北京智芯微电子科技有限公司
IPC: G06F30/34 , G06F30/392 , G06F30/394 , G06F30/398 , G06F15/78 , G06F13/38 , G06F13/16 , G06F115/02
Abstract: 本申请公开了一种面向多核处理器的可重构互联电路、实现方法和芯片，属于芯片技术领域。该电路包括：多主多从路由仲裁结构和互联组件，多核处理器与多主多从路由仲裁结构连接，多主多从路由仲裁结构通过互联组件连接嵌入式FPGA，多主多从路由仲裁结构，用于对多核处理器内部或者多核处理器与嵌入式FPGA之间的数据传输进行识别和路由仲裁，为数据传输分配相应的互联资源，互联资源基于互联组件实现；互联组件用于管理并传递互联组件连接的接口之间的通信，接口为所述多核处理器侧的接口和/或所述嵌入式FPGA侧的接口。本申请实现了多核处理器和嵌入式FPGA之间的实时、可靠和高效互联，可以降低对硬件资源的需求，减小系统级芯片的体积。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.114 seconds)
