-
公开(公告)号:CN108563590B
公开(公告)日:2024-02-23
申请号:CN201810684179.5
申请日:2018-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司南京供电分公司
Abstract: 本发明提供了一种基于片上FLASH存储器的OTP控制器和控制方法。该OTP控制器包括:通信总线模块,处理器通过该通信总线模块用于对片上FLASH存储器和OTP控制器进行数据读写;总线协议转换模块,其与所述通信总线模块进行通信,将该通信总线模块的总线协议转换为片上FLASH存储器的读写总线协议;读写状态控制模块,其与所述总线协议转换模块进行通信,用于控制所述片上FLASH存储器的读写状态;以及OTP接口,其与所述总线协议转换模块以及所述片上FLASH存储器进行通信,用于OTP数据在OTP控制器与片上FLASH存储器的存储单元之间的传输。本发明的OTP控制器能够对FLASH存储器进行一次性编程的数据读写,并能够保护OTP数据不被改写。
-
公开(公告)号:CN108563590A
公开(公告)日:2018-09-21
申请号:CN201810684179.5
申请日:2018-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司南京供电分公司
Abstract: 本发明提供了一种基于片上FLASH存储器的OTP控制器和控制方法。该OTP控制器包括:通信总线模块,处理器通过该通信总线模块用于对片上FLASH存储器和OTP控制器进行数据读写;总线协议转换模块,其与所述通信总线模块进行通信,将该通信总线模块的总线协议转换为片上FLASH存储器的读写总线协议;读写状态控制模块,其与所述总线协议转换模块进行通信,用于控制所述片上FLASH存储器的读写状态;以及OTP接口,其与所述总线协议转换模块以及所述片上FLASH存储器进行通信,用于OTP数据在OTP控制器与片上FLASH存储器的存储单元之间的传输。本发明的OTP控制器能够对FLASH存储器进行一次性编程的数据读写,并能够保护OTP数据不被改写。
-
公开(公告)号:CN208444289U
公开(公告)日:2019-01-29
申请号:CN201821006152.2
申请日:2018-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司南京供电分公司
Abstract: 本实用新型提供了一种基于片上FLASH存储器的OTP控制器。该OTP控制器包括:通信总线模块,处理器通过该通信总线模块用于对片上FLASH存储器和OTP控制器进行数据读写;总线协议转换模块,其与所述通信总线模块进行通信,将该通信总线模块的总线协议转换为片上FLASH存储器的读写总线协议;读写状态控制模块,其与所述总线协议转换模块进行通信,用于控制所述片上FLASH存储器的读写状态;以及OTP接口,其与所述总线协议转换模块以及所述片上FLASH存储器进行通信,用于OTP数据在OTP控制器与片上FLASH存储器的存储单元之间的传输。本实用新型的OTP控制器能够对FLASH存储器进行一次性编程的数据读写,并能够保护OTP数据不被改写。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN114584516A
公开(公告)日:2022-06-03
申请号:CN202210094557.0
申请日:2022-01-26
Applicant: 国网思极紫光(青岛)微电子科技有限公司 , 北京智芯微电子科技有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: H04L47/10
Abstract: 本发明提供一种以太网MAC控制器及其接收数据的方法,属于智能电力系统领域。所述方法以太网MAC控制器执行,包括:对接收数据进行帧类型判断;若当前帧为控制帧,则根据接收数据执行控制动作;若当前接收数据为VLAN帧或普通帧,则对当前接收数据进行接收类型匹配过滤或长度匹配过滤;若接收类型匹配过滤或长度匹配过滤成功,则继续接收数据,否则停止接收数据并删除已接收数据。通过在以太网MAC控制器中增加类型过滤模块进行类型过滤,实现在以太网MAC控制器上直接完成对接收数据的类型过滤,如果接收类型匹配过滤失败,则停止接收数据,且数据不会通过数据总线传输到CPU控制器。
-
公开(公告)号:CN113176974A
公开(公告)日:2021-07-27
申请号:CN202110735623.3
申请日:2021-06-30
Applicant: 北京智芯微电子科技有限公司 , 北京理工大学 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: G06F11/22 , G06F11/263
Abstract: 本发明公开了一种用于验证IP核的方法、装置及系统,本发明通过控制板卡生成测试数据;将测试数据发送至验证板卡,以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作;获取验证板卡从目标存储器读取的第一数据;根据测试数据及第一数据得到验证结果。通过在控制板卡中生成测试数据,并根据控制板卡中的程序控制验证板卡实现IP核的读写验证,避免了传统IP核验证需要硬件验证人员编写硬件验证语言导致开发时间长且灵活性差的缺陷,提高了IP核的验证效率。
-
公开(公告)号:CN113938127A
公开(公告)日:2022-01-14
申请号:CN202111016248.3
申请日:2021-08-31
Applicant: 国网思极紫光(青岛)微电子科技有限公司 , 北京智芯微电子科技有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: H03K19/17792 , H03K19/17764 , G01R31/3185 , G01R31/317
Abstract: 本发明提供一种可编程逻辑器件的互连线自校准电路、一种可编程逻辑器件的互连线自校准方法及一种可编程逻辑器件,属于可编程逻辑器件电路领域。互连线自校准电路包括:误码校验模块,用于检测可编程逻辑器件的内部逻辑电路与外部资源的数据交互过程中是否发生误码并生成对应的检测结果;校准模块,用于根据检测结果调整连接内部逻辑电路的互连线的驱动电压。本发明提供的自校准电路能根据误码校验模块的校验结果来调整连接内部逻辑电路的互连线的驱动电压,以调节互连线的速度,实现依据应用场景和应用需求调节互连线的速度,在高速应用模式下提高互连线速度,确保传输可靠性,在低速应用模式下降低互连线速度,节省器件功耗,延长器件寿命。
-
公开(公告)号:CN114185822B
公开(公告)日:2024-05-24
申请号:CN202111308502.7
申请日:2021-11-05
Applicant: 北京智芯微电子科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司
Abstract: 本发明涉及数据缓存技术领域,提供一种多指针弹性缓冲器、增删控制字符的方法及存储介质。所述多指针弹性缓冲器,包括写指针、读指针、存储器,还包括:字符集检测模块和缓冲阈值测量模块;所述字符集检测模块配置有多组根据不同的接口协议定义的控制字符集检测逻辑,用于选择当前的控制字符集检测逻辑,检测输入数据中的控制字符集,在检测到控制字符集的情况下生成字符集检测信号;所述缓冲阈值测量模块用于确定存储器中有效数据的状态,在获取到字符集检测信号的情况下,根据存储器中当前的有效数据的状态确定读指针的递增值。本发明提高了弹性缓冲器设计的复用性和应用范围,且逻辑结构简单。
-
公开(公告)号:CN113901754B
公开(公告)日:2022-11-01
申请号:CN202111131813.0
申请日:2021-09-26
Applicant: 清华大学 , 北京智芯微电子科技有限公司 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: G06F30/398
Abstract: 本申请提出一种基于FPGA的以太网MACIP的板级验证结构和方法,该方法包括:选择不同的测试case设置,对对端平台进行寄存器配置,并通过SPI对待测试端平台的硬件进行测试模式的配置,保证对端平台和待测试端平台的配置参数分别对应;控制待测试端平台进行测试并对测试过程进行监控得到测试数据;在对端平台将原始产生的随机数据和从待测试端传输过来的测试数据进行比对,收集错误情况得出当前case的测试结果;将各个case下的数据验证结果进行记录和搜集,将一些错误数据存储在RAM中待查,将结果通过uart接口打印到对端平台连接的电脑屏幕上。本申请构建了一套全自动的板级验证方法学,成本较低,测试场景构建简单,能够灵活适用于各种实现方式的MACIP的板级验证。
-
公开(公告)号:CN113901754A
公开(公告)日:2022-01-07
申请号:CN202111131813.0
申请日:2021-09-26
Applicant: 清华大学 , 北京智芯微电子科技有限公司 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: G06F30/398
Abstract: 本申请提出一种基于FPGA的以太网MACIP的板级验证结构和方法,该方法包括:选择不同的测试case设置,对对端平台进行寄存器配置,并通过SPI对待测试端平台的硬件进行测试模式的配置,保证对端平台和待测试端平台的配置参数分别对应;控制待测试端平台进行测试并对测试过程进行监控得到测试数据;在对端平台将原始产生的随机数据和从待测试端传输过来的测试数据进行比对,收集错误情况得出当前case的测试结果;将各个case下的数据验证结果进行记录和搜集,将一些错误数据存储在RAM中待查,将结果通过uart接口打印到对端平台连接的电脑屏幕上。本申请构建了一套全自动的板级验证方法学,成本较低,测试场景构建简单,能够灵活适用于各种实现方式的MACIP的板级验证。
-
公开(公告)号:CN113176974B
公开(公告)日:2021-10-15
申请号:CN202110735623.3
申请日:2021-06-30
Applicant: 北京智芯微电子科技有限公司 , 北京理工大学 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: G06F11/22 , G06F11/263
Abstract: 本发明公开了一种用于验证IP核的方法、装置及系统,本发明通过控制板卡生成测试数据;将测试数据发送至验证板卡,以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作;获取验证板卡从目标存储器读取的第一数据;根据测试数据及第一数据得到验证结果。通过在控制板卡中生成测试数据,并根据控制板卡中的程序控制验证板卡实现IP核的读写验证,避免了传统IP核验证需要硬件验证人员编写硬件验证语言导致开发时间长且灵活性差的缺陷,提高了IP核的验证效率。
-
-
-
-
-
-
-
-
-