-
公开(公告)号：CN117708603A
公开(公告)日：2024-03-15
申请号：CN202311459092.5
申请日：2023-11-03
Applicant: 北京智芯微电子科技有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司
IPC: G06F18/22 , G06F11/30 , G06F123/02
Abstract: 本发明涉及集成电路领域，公开一种故障关联度的预测方法与系统、多核处理器以及芯片。所述方法包括：确定变电站内的参照设备在发生故障的预设时间段内的标准参数序列与待预测设备在预设时间段内的第一特定参数序列之间的关联系数；根据待预测设备在预设时间段内的第一特定参数序列与待预测设备在待预测时间段内的第一特定参数序列，确定待预测设备的特定参数在不同时间段内的相似度，其中待预测时间段与预设时间段的时长相同；以及根据关联系数与相似度，确定待预测设备与参照设备同时发生故障的关联度。本发明在参照设备出现故障时预测其他设备发生故障的关联度，从而在关联度较大时可通知其他设备，实现高协同性，最大程度减小故障带来的危害。
-
公开(公告)号：CN117851319B
公开(公告)日：2024-07-30
申请号：CN202410260385.9
申请日：2024-03-07
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司
Abstract: 本发明涉及半导体领域，尤其涉及一种串并转换电路、芯片、电子设备及串并转换方法。该电路包括：时钟数据对齐电路、移位电路以及采样电路；其中，时钟数据对齐电路的补偿时钟输出端与移位电路连接，时钟数据对齐电路的数据输入端与移位电路的数据输入端连接，采样电路与移位电路的输出端连接；时钟数据对齐电路，用于对时钟进行补偿，以使补偿时钟输出端的补偿时钟与数据输入信号对齐；移位电路，用于在补偿时钟与数据输入信号对齐后，采用补偿时钟对数据输入信号进行串行移位处理，以在移位电路的输出端输出移位后的串行数据信号；采样电路，用于对移位后的串行数据信号进行并行采样，以得到并行数据信号。本发明能够节约电路成本。
-
公开(公告)号：CN117851319A
公开(公告)日：2024-04-09
申请号：CN202410260385.9
申请日：2024-03-07
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司
Abstract: 本发明涉及半导体领域，尤其涉及一种串并转换电路、芯片、电子设备及串并转换方法。该电路包括：时钟数据对齐电路、移位电路以及采样电路；其中，时钟数据对齐电路的补偿时钟输出端与移位电路连接，时钟数据对齐电路的数据输入端与移位电路的数据输入端连接，采样电路与移位电路的输出端连接；时钟数据对齐电路，用于对时钟进行补偿，以使补偿时钟输出端的补偿时钟与数据输入信号对齐；移位电路，用于在补偿时钟与数据输入信号对齐后，采用补偿时钟对数据输入信号进行串行移位处理，以在移位电路的输出端输出移位后的串行数据信号；采样电路，用于对移位后的串行数据信号进行并行采样，以得到并行数据信号。本发明能够节约电路成本。
-
公开(公告)号：CN117609107A
公开(公告)日：2024-02-27
申请号：CN202311501889.7
申请日：2023-11-10
Applicant: 北京智芯微电子科技有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司
Abstract: 本发明公开了一种多核处理器高速访问控制方法、装置、存储模块及芯片，控制方法应用于第一单元和第二单元之间的信息交互。第一单元的存储空间被划分为多个子存储空间，第二单元包括多个处理器单元，每一个子存储空间与一个处理器单元相匹配。控制方法包括：在子存储空间存储的数据未进行更新的情况下，若发出请求的处理器单元访问过请求访问的子存储空间，发出请求的处理器单元不对请求访问的子存储空间进行访问。在子存储空间的数据没有更新的情况下，处理器单元可以通过读取自身的缓存来使用这些数据，而不需要再次对子存储空间的数据进行访问，这样可以节省处理器单元进行数据访问的次数和时间，有利于提高效率。
-
公开(公告)号：CN117742446A
公开(公告)日：2024-03-22
申请号：CN202311474531.X
申请日：2023-11-07
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种定时器及其执行的控制方法、芯片和介质，属于芯片技术领域。所述控制方法包括：获取定时周期列表，该定时周期列表包括按顺序排列的多个周期值以及每一周期值对应的操作；读取所述定时周期列表中的任意周期值；在所读取的周期值到达后，执行该周期值所对应的操作；以及根据所述定时周期列表限定的周期值排列顺序，针对下一周期值重复所述读取和所述执行。本发明实施例通过一个定时器实现了多个定时器的功能，并且在定时时间到达后可根据预设周期值进行预设操作，整个操作过程不需要程序介入，完全由定时器进行操作，极大简化了程序复杂度。
-
Patent Agency Ranking
公开(公告)号：CN116185938A
公开(公告)日：2023-05-30
申请号：CN202310102452.X
申请日：2023-01-28
Applicant: 北京智芯微电子科技有限公司 , 南瑞集团有限公司 , 国网山东省电力公司 , 国家电网有限公司
IPC: G06F15/173 , G06F15/78 , G06F9/50
Abstract: 本申请公开了一种多核异构系统及其交互方法，该方法中控制器在接收到多个第一处理器发送的多个第一交互信号后，能够向多个目标电路中的每个目标电路发送对应的至少一个目标第一交互信号。由此使得多个目标电路并行处理接收到的目标第一交互信号，从而提高了多核异构系统交互的效率。
-
公开(公告)号：CN114328316A
公开(公告)日：2022-04-12
申请号：CN202111389257.7
申请日：2021-11-22
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种DMA控制器及SOC系统，属于数据处理及传输领域。所述DMA控制器包括：总线主机接口，用于提供从源端至目的端的数据搬运的接口；以及传输控制模块，用于控制DMA控制器执行基于传输链表的数据搬运。执行基于传输链表的数据搬运包括：配置链表指针寄存器的指针指向传输链表中的首地址；配置链表寄存器自动访问链表指针寄存器所指向的首地址，并将该首地址对应的待搬运数据自动加载到所述DMA控制器；以及配置链表寄存器按照传输链表中的地址顺序，依次自动访问自首地址的下一地址起的各地址，并自动加载相应地址对应的待搬运数据，直到加载完所有待搬运数据。本发明提高了DMA控制器的数据传输效率并且减小了CPU的工作负荷。
-
公开(公告)号：CN113961939B
公开(公告)日：2022-03-08
申请号：CN202111563641.4
申请日：2021-12-20
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种嵌入式操作系统安全的防护方法和系统，属于嵌入式技术领域。所述嵌入式操作系统安全的防护方法包括：通过安全加载模块U‑Boot将操作系统程序包Secure OS加载到片内静态随机存取存储器SRAM上，启动所述Secure OS，其中所述U‑Boot和所述SRAM通过安全防火墙保护；以及在操作系统运行阶段，通过所述安全防火墙保护操作系统、及该操作系统运行环境中所有组件的安全。在操作系统的引导/启动阶段和运行阶段，均通过安全防火墙加强嵌入式操作系统安全防护能力。
-
公开(公告)号：CN113961939A
公开(公告)日：2022-01-21
申请号：CN202111563641.4
申请日：2021-12-20
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种嵌入式操作系统安全的防护方法和系统，属于嵌入式技术领域。所述嵌入式操作系统安全的防护方法包括：通过安全加载模块U‑Boot将操作系统程序包Secure OS加载到片内静态随机存取存储器SRAM上，启动所述Secure OS，其中所述U‑Boot和所述SRAM通过安全防火墙保护；以及在操作系统运行阶段，通过所述安全防火墙保护操作系统、及该操作系统运行环境中所有组件的安全。在操作系统的引导/启动阶段和运行阶段，均通过安全防火墙加强嵌入式操作系统安全防护能力。
-
公开(公告)号：CN110674069B
公开(公告)日：2021-02-19
申请号：CN201910916915.X
申请日：2019-09-26
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC: G06F13/40
Abstract: 本发明公开了一种芯片的数字引脚转换电路及方法、芯片，该数字引脚转换电路包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，编码器用于根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器用于存储该二维关系数据表，查找表控制器用于读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片功能端口与芯片引脚之间的连接关系。该芯片上基于数字引脚转换电路，能够在芯片已有引脚资源上通过软件任意配置从而实现芯片已有引脚的任意排列，减少成本。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.063 seconds)
