-
公开(公告)号：CN119300381A
公开(公告)日：2025-01-10
申请号：CN202310827205.6
申请日：2023-07-06
Applicant: 北京超弦存储器研究院
Abstract: 本申请公开了一种晶体管的制备方法和电子设备，属于半导体技术领域。所述方法包括：通过对第一硅层(301)、硅锗层(302)和第二硅层(303)进行刻蚀，形成沿第一方向的多个第一硅柱(304)；按照多列第二掩模(305)刻蚀第一硅层(301)、硅锗层(302)和第二硅层(303)；对第一硅层(301)、侧向凹槽和第二硅层(303)侧向外延硅；在第一硅层(301)的上方沉积栅极材料；按照多个侧墙(305‑1)执行栅极材料的各向异性刻蚀，以形成多个第二硅柱(306)；基于多个第二硅柱(306)，形成垂直全环绕栅极晶体管。上述方法防止了源/漏被金属沾污。
-
公开(公告)号：CN119300380A
公开(公告)日：2025-01-10
申请号：CN202310827129.9
申请日：2023-07-06
Applicant: 北京超弦存储器研究院
Abstract: 本申请公开了一种晶体管的制备方法、晶体管阵列及电子设备，涉及半导体技术领域。该方法包括：在硅衬底上依次堆叠第一硅膜层、锗硅膜层和第二硅膜层；在第二硅膜层上沿位线方向形成多列第一掩膜材料，并刻蚀形成沿位线方向的第一刻蚀槽；在第一刻蚀槽内填充金属材料并退火生成位线；在第二硅膜层上沿字线方向形成多列第二掩膜材料，并刻蚀形成沿字线方向的第二刻蚀槽；基于锗硅膜层生成沟道后，在沟道的外周壁形成栅极填充槽，在栅极填充槽内通过自对准填充栅极材料形成栅极，得到垂直全环绕栅极晶体管，提高了位线、沟道、源极/漏极以及字线和环栅之间的重叠对准度。
-
公开(公告)号：CN118055620A
公开(公告)日：2024-05-17
申请号：CN202211461813.1
申请日：2022-11-17
Applicant: 北京超弦存储器研究院
IPC: H10B61/00
Abstract: 一种存储器及其制造方法，存储器包括：设置在基底上的多个存储单元，存储单元包括磁性隧道结、底电极和顶电极；密封层，环绕磁性隧道结的侧壁并允许顶电极的顶部露出；带有开孔的硬掩膜层，设置在存储单元远离基底的一侧；第一介电质层，设置在硬掩膜层远离基底的一侧，并且部分第一介电质层穿过硬掩膜层的开孔沿着靠近基底的方向延伸；顶电极连线，设置在顶电极连线开孔中，顶电极连线开孔贯穿第一介电质层和硬掩膜层并朝着靠近基底的方向延伸，顶电极连线与顶电极电连接；在相同的刻蚀条件下，第一介电质层的刻蚀速率大于硬掩膜层的刻蚀速率。本申请实施例的存储器可以有效地消除顶电极连线刻蚀凹陷，避免从磁性隧道结侧壁到顶电极连线的短路。
-
公开(公告)号：CN117395999A
公开(公告)日：2024-01-12
申请号：CN202210771224.7
申请日：2022-06-30
Applicant: 北京超弦存储器研究院
Abstract: 本申请提供了一种磁阻式随机存取存储器及其制备方法，所述磁阻式随机存取存储器，包括：多个存储单元，每个所述存储单元均包含位于衬底上部的磁性隧道结，所述磁性隧道结在衬底平面的投影的最大直径不超过30nm。本申请提供的磁阻式随机存取存储器为一种具备易失性能的磁阻式随机存取存储器。
-
公开(公告)号：CN119497368A
公开(公告)日：2025-02-21
申请号：CN202311032591.6
申请日：2023-08-16
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 半导体器件及其制造方法、电子设备，所述半导体器件包括：在所述存储单元区域的堆叠结构中形成沿着垂直于衬底方向延伸的孔洞，所述孔洞的侧壁露出所述堆叠结构中的导电薄膜和第一绝缘薄膜；导电薄膜上的所述孔洞位于所述导电薄膜内；以所述导电薄膜上的所述孔洞为掩模，对所述孔洞的第一绝缘薄膜进行横向刻蚀，直到位于所述第一绝缘薄膜的孔洞露出的第二绝缘薄膜，在所述孔洞内横向刻蚀所述第二绝缘薄膜；第二绝缘薄膜中对应所述第二凹槽的槽底与位于所述导电薄膜的孔洞侧壁露出的第二绝缘薄膜的侧壁之间形成台阶状。
-
Patent Agency Ranking
公开(公告)号：CN119300383A
公开(公告)日：2025-01-10
申请号：CN202310827613.1
申请日：2023-07-06
Applicant: 北京超弦存储器研究院
Abstract: 本申请公开了一种晶体管的制备方法、晶体管阵列及电子设备，涉及半导体技术领域。该方法包括：在硅衬底上依次堆叠第一硅膜层、锗硅膜层和第二硅膜层；在硅衬底、第一硅膜层、锗硅膜层和第二硅膜层上沿位线方向生成位线；在第二硅膜层、锗硅膜层上沿字线方向生成字线；在第一刻蚀槽、第二刻蚀槽内和第二硅膜层上沉积低介电材料，并通过刻蚀和在顶部沉积硅介质材料形成空气间隙，对栅极材料进行隔离，得到垂直栅极全环绕晶体管。通过在环栅和顶部源极/漏极之间沉积覆盖一层保护材料避免氧化，最后通过高沉积速率、低台阶覆盖性介质以形成字线之间的空气间隙，降低了字线之间的寄生电容，提高了VGAA晶体管的器件性能，并降低了制备复杂度。
-
公开(公告)号：CN119300379A
公开(公告)日：2025-01-10
申请号：CN202310827127.X
申请日：2023-07-06
Applicant: 北京超弦存储器研究院
Abstract: 本申请公开了一种晶体管的制备方法、晶体管阵列及电子设备，涉及半导体技术领域。该方法包括：在硅衬底上依次堆叠第一硅膜层、锗硅膜层和第二硅膜层；在硅衬底、第一硅膜层、锗硅膜层和第二硅膜层上沿位线方向生成位线；沿字线方向刻蚀形成第二刻蚀槽，并在第一刻蚀槽和第二刻蚀槽形成的硅柱表面生成外延硅材料；填充硅介质材料，并将硅柱刻蚀为至少两个子硅柱；在至少两个子硅柱中未被硅介质材料覆盖的区域生成外延硅材料，并填充栅极材料形成字线后得到垂直栅极全环绕晶体管。通过在锗硅膜层进行双侧两次形成外延硅材料作为沟道，使沟道的形成相对于晶体管单元提高了对称性，提高了晶体管的性能表现。
-
公开(公告)号：CN118234233A
公开(公告)日：2024-06-21
申请号：CN202410642552.6
申请日：2024-05-22
Applicant: 北京超弦存储器研究院
Abstract: 一种半导体器件及其制造方法、电子设备，涉及半导体技术领域，半导体器件包括：多个存储单元，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿不同层的存储单元沿着垂直衬底方向延伸；存储单元包括平行分布的第一晶体管和第二晶体管，第一晶体管的第一半导体层形成平行延伸开口朝向第二晶体管的凹槽；第一晶体管的第一栅电极设置在凹槽内靠近凹槽的底壁一侧，字线沿垂直于衬底方向贯穿凹槽；第二晶体管的第二半导体层设置在凹槽内且环绕字线的侧壁，且第二半导体层与第一栅电极连接，字线填充凹槽。本公开实施例提供的方案，第二半导体层环绕字线，字线填充第一半导体层形成的凹槽，可以使用字线同时控制第一晶体管和第二晶体管，减小器件的面积。
-
公开(公告)号：CN117715419B
公开(公告)日：2024-04-19
申请号：CN202410167340.7
申请日：2024-02-06
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请公开了一种存储单元、存储器、存储器的制备方法、芯片及电子设备，属于半导体技术领域。该存储单包括沿平行于衬底的第一方向排布的第一晶体管和第二晶体管；第一晶体管的第一栅极沿垂直于衬底的第二方向延伸，第一晶体管的第二栅极和第一半导体层均沿第一方向延伸，第一栅极环绕第一半导体层，第一半导体层环绕第二栅极；第二晶体管的第三栅极沿第二方向延伸，第二晶体管的第二半导体层与第二栅极连接。本申请提供的新型结构的2T0C存储单元，有利于提高存储器的集成密度和存储密度。
-
公开(公告)号：CN117715419A
公开(公告)日：2024-03-15
申请号：CN202410167340.7
申请日：2024-02-06
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请公开了一种存储单元、存储器、存储器的制备方法、芯片及电子设备，属于半导体技术领域。该存储单包括沿平行于衬底的第一方向排布的第一晶体管和第二晶体管；第一晶体管的第一栅极沿垂直于衬底的第二方向延伸，第一晶体管的第二栅极和第一半导体层均沿第一方向延伸，第一栅极环绕第一半导体层，第一半导体层环绕第二栅极；第二晶体管的第三栅极沿第二方向延伸，第二晶体管的第二半导体层与第二栅极连接。本申请提供的新型结构的2T0C存储单元，有利于提高存储器的集成密度和存储密度。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.042 seconds)
