公开(公告)号：CN118471814A

公开(公告)日：2024-08-09

申请号：CN202410537210.8

申请日：2024-04-29

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 齐笑 ,  许铭源 ,  张蕾 ,  潘嘉 ,  杨继业

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种SGT器件的制造方法。包括以下步骤：提供半导体层，刻蚀半导体层形成深沟槽结构；在深沟槽结构中制造位于深沟槽结构下部的屏蔽栅结构和将屏蔽栅结构与半导体层隔离开的第一氧化层，使得深沟槽结构的上部形成填充空间；在第一填充空间侧面和半导体层的上表面形成栅氧层；沉积控制栅多晶硅，使得控制栅多晶硅填充满带有栅氧层的填充空间；通过选择性干法刻蚀工艺对栅氧层和控制栅多晶硅进行回刻蚀，使得栅氧层刻蚀去除第一目标回刻蚀厚度，使得控制栅多晶硅刻蚀去除第二目标回刻蚀厚度；沉积层间介质层，层间介质层填充满深沟槽结构的顶端后反包在半导体层上。

公开(公告)号：CN118280840A

公开(公告)日：2024-07-02

申请号：CN202410331868.3

申请日：2024-03-22

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 张蕾 ,  齐笑 ,  王文强 ,  潘嘉 ,  杨继业

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L29/06

Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种带有屏蔽栅沟槽MOS的半导体器件及其制造方法，包括：提供半导体层；形成第一深沟槽结构和第二深沟槽结构；去除覆盖在半导体层上的其他层；通过热氧化工艺氧化第一深沟槽结构和第二深沟槽结构的内表面以及外露的半导体层上表面形成第一氧化层；沉积第一多晶硅，第一多晶硅填充满带有第一氧化层的第一深沟槽结构和第二深沟槽结构；依次刻蚀半导体层元胞区位置处的第一多晶硅的和第一氧化层，在第一深沟槽结构的上部形成第一容置空间；依照半导体层的表面形貌沉积形成硬质掩膜层；以硬质掩膜层为停止层对第三氧化层进行化学机械研磨；通过湿法刻蚀工艺去除第一容置空间中第三氧化层的上部。

公开(公告)号：CN117393602A

公开(公告)日：2024-01-12

申请号：CN202311183972.4

申请日：2023-09-14

Applicant: 上海华虹宏力半导体制造有限公司 ,  华虹半导体(无锡)有限公司

Inventor： 潘嘉 ,  杨继业 ,  陈思彤 ,  卢烁今 ,  齐笑

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种屏蔽栅沟槽型功率器件及工艺方法，包含：在半导体衬底中进行刻蚀形成沟槽；然后淀积一层第一氧化层，以光刻胶沟槽填充满；对光刻胶进行过刻蚀使光刻胶保留至沟槽深度的二分之一处；去除沟槽内保留的光刻胶以上的所有第一氧化硅层；去除所有的光刻胶，使所述沟槽内部没有光刻胶残留；再次形成第二氧化层，所述第二氧化层的厚度小于所述第一氧化层；所述第二氧化层形成于所述半导体衬底的表面以及沟槽内壁，在所述沟槽内壁上所述第二氧化层与所述第一氧化层连成一体；在所述沟槽内填充满多晶硅形成T型场板。T型场版能缓和SGT的漂移区至栅边缘的电场强度，改善热载流子效应，提高SGT的漏极和源极之间的击穿耐压。

公开(公告)号：CN117153779A

公开(公告)日：2023-12-01

申请号：CN202311281488.5

申请日：2023-09-28

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 许洁 ,  张鹏 ,  王力 ,  杨继业 ,  潘嘉 ,  张瑞祥

IPC: H01L21/768

Abstract: 本发明提供一种用于P型场限环的接触孔结构，包括衬底，所述衬底利用离子注入形成有P型场限环；形成于所述P型场限环上的接触孔，从俯视角度观察，在所述P型场限环的环宽区域上设置有至少两个目标关键尺寸的接触孔。本发明通过改变接触孔版图设计，减少接触孔结构面积和增加横向孔刻蚀的方法，来增强层间势垒层的隔离作用，并且抑制晶圆翘曲，进一步提升功率器件设计和工艺制造之间的匹配性。

公开(公告)号：CN115775733A

公开(公告)日：2023-03-10

申请号：CN202211320509.5

申请日：2022-10-26

Applicant: 上海华虹宏力半导体制造有限公司 ,  华虹半导体(无锡)有限公司

Inventor： 潘嘉 ,  吴长明 ,  杨继业 ,  陈思彤

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明提供了一种半导体结构及其制备方法，应用于半导体技术领域。具体的，在本发明提出了一种半导体结构的制备方法中，其通过先形成SGT器件结构的多晶硅栅，然后在形成该结构的屏蔽栅，从而提出一种更有利于半导体制程中应力改善的SGT制备方法。

公开(公告)号：CN118588557A

公开(公告)日：2024-09-03

申请号：CN202410691903.2

申请日：2024-05-30

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 张鹏 ,  许洁 ,  王力 ,  潘嘉 ,  杨继业 ,  张瑞祥 ,  解金珠

IPC: H01L21/331 ,  H01L21/768

Abstract: 本申请公开了一种接触孔的制作方法，包括：提供一衬底，衬底中形成有沟槽，沟槽和衬底表面形成有绝缘层；在沟槽之间的绝缘层和衬底中形成底部通孔，底部通孔的深度小于沟槽的深度；在沟槽和底部通孔中填充金属层，底部通孔中的金属层形成底部接触孔；在绝缘层和金属层上方形成至少一层层间介电层，每层层间介电层中形成有金属引出层，每层金属引出层的底部与下一层金属引出层的顶部接触，每层金属引出层的顶部与上一层金属引出层的底部接触，最底层的金属引出层的底部与所述底部接触孔的顶部接触，每层金属引出层的宽度大于底部接触孔的宽度，至少一层金属引出层和底部接触孔的高度之和为H，底部接触孔的宽度为W1，H/W1＞5。

公开(公告)号：CN118352306A

公开(公告)日：2024-07-16

申请号：CN202410474715.4

申请日：2024-04-18

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC: H01L21/768

Abstract: 本申请提供一种硅通孔与半导体器件的集成方法，在半导体器件上的接触结构上先形成第一开口，然后在第一开口中形成牺牲层，接着在半导体器件侧的硅衬底上形成硅通孔，接着又回刻去除牺牲层以重新打开第一开口，最后在第一开口和硅通孔中同时形成金属层，以实现硅通孔和所述半导体器件的互连，从而实现硅通孔与半导体器件的集成，相较于传统的硅通孔与半导体器件的集成方案，本申请提供的硅通孔与半导体器件的集成方法工艺步骤更简化，制造成本更低。

公开(公告)号：CN118136507A

公开(公告)日：2024-06-04

申请号：CN202410044279.7

申请日：2024-01-11

Applicant: 上海华虹宏力半导体制造有限公司 ,  华虹半导体(无锡)有限公司

Inventor： 潘嘉 ,  杨继业 ,  卢烁今 ,  倪运春 ,  许洁

IPC: H01L21/336 ,  H01L21/266 ,  H01L29/786 ,  H01L29/06

Abstract: 本申请提供一种高压超结器件的制备方法，包括：步骤一，提供一衬底，在衬底上形成P外延层；步骤二，在P外延层上形成具有N柱图案的掩膜层；步骤三，通过质子辐照在P外延层中形成N柱；步骤四，去除掩膜层后，形成N外延层，覆盖P外延层和N柱；步骤五，在N外延层中形成沟槽栅；步骤六，形成接触孔，在接触孔内填充金属层；步骤七，通过表面钝化处理形成钝化层；步骤八，对衬底背面实施减薄处理后，形成背面金属层。通过质子辐照在P外延层中形成N柱，避免采用外延工艺填充具有高深宽比的沟槽时因填充缺陷对超结器件电荷平衡造成不利影响。

公开(公告)号：CN118098958A

公开(公告)日：2024-05-28

申请号：CN202410182326.4

申请日：2024-02-18

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC: H01L21/331 ,  H01L29/165

Abstract: 本发明提供一种HBT器件的制造方法，提供衬底，衬底上形成有STI以定义出有源区，在衬底上形成外延层；在外延层上形成第一电介质层，在第一电介质层上形成第二电介质层，利用光刻、刻蚀在第一、二电介质层上形成位于有源区上方的沟槽；形成覆盖沟槽的第一多晶硅层，在第一多晶硅层上形成第三电介质层，利用光刻、刻蚀图形化第三电介质层及其下方的第一多晶硅层、第二电介质层，形成位于有源区上方的叠层结构；在叠层结构上形成第四电介质层，之后刻蚀第四电介质层至第一电介质层裸露；刻蚀第一电介质层至其部分保留在第一多晶硅层的底端侧壁。本发明减少一张光罩的同时也解决了光刻套准的问题，减轻侧墙形成时湿法刻蚀的工艺难度。

公开(公告)号：CN117832256A

公开(公告)日：2024-04-05

申请号：CN202410014167.7

申请日：2024-01-04

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 杨伟 ,  张静娴 ,  倪运春 ,  潘嘉 ,  杨继业

IPC: H01L29/06 ,  H01L29/78

Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种超结MOS器件。超结MOS器件包括：第一导电类型衬底层；第一导电类型漂移区，第一导电类型漂移区的下表面与第一导电类型衬底层的上表面接触；第二导电类型掺杂柱，第二导电类型掺杂柱位于第一导电类型漂移区的两侧；其中，第二导电类型掺杂柱的纵向长度小于第一导电类型漂移区的纵向长度；沟槽栅，沟槽栅位于第一导电类型漂移区上；沟槽栅的两侧由上至下依次形成有第一导电类型源区和第二导电类型体区，沟槽栅的下端伸入第一导电类型漂移区中；第二导电类型重掺杂埋层，第二导电类型重掺杂埋层设于第一导电类型漂移区中，第二导电类型重掺杂埋层的上表面与沟槽栅的下表面接触。