公开(公告)号：CN113961505A

公开(公告)日：2022-01-21

申请号：CN202111196413.8

申请日：2021-10-14

Applicant: 南京熊猫电子制造有限公司 ,  南京熊猫电子股份有限公司

Inventor： 魏伟 ,  贾庆生 ,  孙旭 ,  张楷龙 ,  王锡

IPC: G06F15/163 ,  G06F9/445 ,  G06F13/40 ,  G06F13/42

Abstract: 本发明公开一种高性能硬件加速和算法验证系统，包括处理器模块、存储模块、高速通信接口模块、外设接口模块、时钟模块、电源管理模块和调试与下载模块；所述存储模块、高速通信接口模块、外设接口模块、时钟模块、系统电源模块、调试与下载模块均与处理器模块连接；处理器模块包括主处理器和协处理器，主处理器实现硬件加速功能并对算法验证，协处理器协助主处理器工作；主处理器为FPGA，协处理器为带有ARM硬核的芯片，主处理器通过LVDS差分信号线和单端MIO与协处理器连接。本发明还公开一种高性能硬件加速和算法验证方法。本发明有效提升了算法验证系统45％左右的运算性能，信号传输的质量，并降低约20％系统的功耗。

公开(公告)号：CN113961505B

公开(公告)日：2024-09-13

申请号：CN202111196413.8

申请日：2021-10-14

Applicant: 南京熊猫电子制造有限公司 ,  南京熊猫电子股份有限公司 ,  东南大学

Inventor： 魏伟 ,  贾庆生 ,  孙旭 ,  张楷龙 ,  王锡

IPC: G06F15/163 ,  G06F9/445 ,  G06F13/40 ,  G06F13/42

Abstract: 本发明公开一种高性能硬件加速和算法验证系统，包括处理器模块、存储模块、高速通信接口模块、外设接口模块、时钟模块、电源管理模块和调试与下载模块；所述存储模块、高速通信接口模块、外设接口模块、时钟模块、系统电源模块、调试与下载模块均与处理器模块连接；处理器模块包括主处理器和协处理器，主处理器实现硬件加速功能并对算法验证，协处理器协助主处理器工作；主处理器为FPGA，协处理器为带有ARM硬核的芯片，主处理器通过LVDS差分信号线和单端MIO与协处理器连接。本发明还公开一种高性能硬件加速和算法验证方法。本发明有效提升了算法验证系统45％左右的运算性能，信号传输的质量，并降低约20％系统的功耗。

公开(公告)号：CN213367391U

公开(公告)日：2021-06-04

申请号：CN202120774795.7

申请日：2021-04-16

Applicant: 南京熊猫电子制造有限公司

Inventor： 文博 ,  杜柏霖 ,  陈成 ,  韩俊俊 ,  王锡

IPC: H02H3/20 ,  H02H3/24 ,  H02H7/20

Abstract: 本实用新型提出一种确保液晶面板时序可靠的装置，该装置包括：输入供电模块、欠压保护模块、过压调节模块、主控模块、电源管理模块。本实用新型通过欠压保护模块和过压调节模块作用增强输入供电模块外部输入电源电压的稳定性，使得电源管理模块输入到主控模块的主控模块电压保持稳定，从而保证主控模块输出时序不发生紊乱，确保液晶面板时序可靠，给用户带来更良好体验。