一种优化型CORDIC算法的高速直接数字频率合成器

    公开(公告)号:CN119154808A

    公开(公告)日:2024-12-17

    申请号:CN202411170594.0

    申请日:2024-08-26

    Abstract: 本发明公开了一种基于优化型CORDIC算法的高速直接数字频率合成器,包括相位累加器、CORDIC转换器和数模转换器(DAC)。其中,相位累加器负责累加输入相位并进行适当截取。CORDIC转换器基于优化型CORDIC算法。CORDIC转换器由小角度提取模块、查找表模块、旋转计算模块和域折叠还原模块组成。小角度提取模块将相位角度转换为π/12以内的小角度,查找表模块只存储针对π/12划分的11组正余弦数值。读表后的数据首先经过免缩放处理,再通过余四算法的并行三组旋转计算处理,最终在域折叠还原模块中通过和角公式还原信号,最后由DAC将数字信号转换为模拟信号。本发明通过优化CORDIC算法,显著提升了频率合成器的精度和速度,并大幅降低了存储需求,从而极大地减少了大规模芯片制造中的生产费用。

    一种介质增强横向超结功率器件

    公开(公告)号:CN113782591B

    公开(公告)日:2024-08-27

    申请号:CN202111060863.4

    申请日:2021-09-10

    Abstract: 本发明公开了一种介质增强横向超结功率器件,属于半导体功率器件技术领域。本发明包括衬底和位于衬底上方的有源层,有源层包括漂移区,漂移区内设有介质区。本发明通过在漂移区内部引入介质区,通过合理的设置介质区的位置、宽度变化及长度,能够有效地缓解横向超结功率器件中P型半导体柱和N型半导体柱相互耗尽导致的电荷非平衡现象。同时利用介质区对漂移区的调制作用,优化器件的电场分布而提高器件的击穿电压,并优化漂移区浓度而降低器件的导通电阻。

    一种具有自适应电荷调控的GaN HEMT功率器件

    公开(公告)号:CN118486716A

    公开(公告)日:2024-08-13

    申请号:CN202410662651.0

    申请日:2024-05-27

    Abstract: 本发明属于功率半导体技术领域,涉及一种具有自适应电荷调控的GaN HEMT功率器件。本发明引入延伸至漂移区上方的P型GaN栅结构,与栅极相接触的P型GaN层对漂移区电荷分布进行自适应调控,实现高压低阻及增强型。在阻断状态时,低电位的P型GaN层耗尽二维电子气(2DEG),使得漂移区2DEG呈由栅极至漏极线性增加,器件获得均匀表面电场和高耐压;正向导通时,高电位P型GaN层恢复下方的2DEG,导通电阻不增加;动态开关时,均匀的表面电场缓解了栅极电子注入效应,抑制了缓冲层陷阱对2DEG沟道电子的俘获,缓解电流崩塌效应。本发明的有益效果为,相比于常规GaN HEMT器件,在不折损导通电阻的情况下,具有更高的耐压且抑制动态电阻崩塌效应,且本发明不增加额外工艺步骤。

    一种多介质槽注入增强低功耗功率器件

    公开(公告)号:CN118198116B

    公开(公告)日:2024-07-16

    申请号:CN202410622791.5

    申请日:2024-05-20

    Abstract: 本发明属于功率半导体技术领域,公开了一种多介质槽注入增强低功耗功率器件,在漂移区内引入多个介质槽组构成辅助槽栅,辅助槽栅与主栅短接。正向导通时,多个介质槽组在周围聚集的电子以及其形成的窄台面共同作用下,电导调制效应被增强,实现低正向导通压降;在器件关断过程中,随着栅压的下降,多个介质槽组周围聚集的电子提前消失,电导调制减弱,漂移区内过剩载流子减小,实现器件快关断和低关断损耗;在阻断状态下,介质槽组在漂移区内引入电场峰值,优化器件表面电场,增加器件耐压。本发明不增加工艺复杂度,实现低导通压降、低关断损耗和高耐压。

    一种非晶氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN115084276B

    公开(公告)日:2024-06-18

    申请号:CN202210672743.8

    申请日:2022-06-15

    Abstract: 本申请提供一种非晶氧化物半导体薄膜晶体管及其制备方法,包括衬底层、支撑层、栅电极层、栅绝缘层、IGZO有源层、刻蚀阻挡层、源区电极、漏区电极以及漏极场板;栅电极层在水平方向上与源区电极存在交叠区,与漏区电极之间存在非交叠区域,该非交叠区域形成漏极偏移区,刻蚀阻挡层位于IGZO有源层上方,左侧末端与源区电极层右侧末端相切,右侧末端与漏区电极左侧末端相切,漏极场板设于刻蚀阻挡层上方,与漏区电极层左侧末端相连,在水平方向上延伸至栅电极层上方,漏极场板结构通过覆盖于漏极偏移区上方,实现了对该区域处IGZO有源层中载流子浓度的调控,减小电阻,以及降低该处电场分布,改善器件的耐压特性,提升了IGZO薄膜晶体管的功率密度。

    一种多介质槽注入增强低功耗功率器件

    公开(公告)号:CN118198116A

    公开(公告)日:2024-06-14

    申请号:CN202410622791.5

    申请日:2024-05-20

    Abstract: 本发明属于功率半导体技术领域,公开了一种多介质槽注入增强低功耗功率器件,在漂移区内引入多个介质槽组构成辅助槽栅,辅助槽栅与主栅短接。正向导通时,多个介质槽组在周围聚集的电子以及其形成的窄台面共同作用下,电导调制效应被增强,实现低正向导通压降;在器件关断过程中,随着栅压的下降,多个介质槽组周围聚集的电子提前消失,电导调制减弱,漂移区内过剩载流子减小,实现器件快关断和低关断损耗;在阻断状态下,介质槽组在漂移区内引入电场峰值,优化器件表面电场,增加器件耐压。本发明不增加工艺复杂度,实现低导通压降、低关断损耗和高耐压。

    基于改进的线性反馈移位寄存器的安全测试电路

    公开(公告)号:CN117825936A

    公开(公告)日:2024-04-05

    申请号:CN202410239774.3

    申请日:2024-03-04

    Abstract: 本发明属于集成电路硬件安全技术领域,公开了基于改进的线性反馈移位寄存器的安全测试电路,通过控制模块控制改进的线性反馈移位寄存器的状态,利用种子信号产生模块提供改进的线性反馈移位寄存器所需要的种子信号,改进的线性反馈移位寄存器模块输出难以预测的序列作为内部测试密钥提供给安全扫描链;安全扫描链的结构是动态的,输出经过混淆的数据,攻击者难以得到真正的扫描数据;通过明文限制模块对扫描链输出进行限制,进一步增强加密电路的安全性,防止差分密码攻击。本发明所述电路可以保护加密芯片免受基于扫描链的攻击,并且面积开销相对较小,且不会增加测试时间,在不影响芯片正常功能的同时又能够实现芯片安全测试的目的。

Patent Agency Ranking