公开(公告)号：CN117238947A

公开(公告)日：2023-12-15

申请号：CN202311046331.4

申请日：2023-08-18

Applicant: 南瑞联研半导体有限责任公司

Inventor： 高东岳 ,  周东海 ,  叶枫叶 ,  张大华 ,  钱培华

IPC: H01L29/06 ,  H01L21/331 ,  H01L29/739

Abstract: 本发明公开了一种IGBT元胞优化方法及IGBT元胞结构，包括在IGBT制备时在拐角处不掺杂N型源区使电流不流经拐角处；晶片本体、设置在所述晶片本体表面的沟槽主体、注入在所述晶片本体表面的N型注入区、设置在所述晶片本体表面的接触孔本体，以及设置在所述晶片本体表面的金属区。该IGBT元胞优化方法及IGBT元胞结构，通过在晶片上增加方形沟槽，可以降低导通状态下的电压降低，提高导通性能，同时在拐角处不进行N型源区的掺杂，减少电流集中现象，改善器件关断能力和耐压性能，通过优化电极结构确保电流均匀分布，降低器件热耗散，通过使电流不流经方形沟槽元胞的拐角处，即在拐角处没有N型源区注入，从而提高方形沟槽元胞的关断能力。

公开(公告)号：CN115602714A

公开(公告)日：2023-01-13

申请号：CN202211382652.7

申请日：2022-11-07

Applicant: 南瑞联研半导体有限责任公司(CN)

Inventor： 冯会会 ,  李宇柱 ,  郑婷婷 ,  张大华 ,  周东海 ,  叶枫叶 ,  严毅琳 ,  史志扬 ,  高晋文 ,  杨阳

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种沟槽型IGBT终端及其制造方法，本发明在相邻场限环之间、主结区和第一个场限环之间设置场限环沟槽，利用器件耐压时自然产生的高电位，在场限环沟槽附近引入电子聚集，从而对前一个场限环横向耗尽做截止，可在保证耐压要求的同时有效缩短环与环之间的间距，从而减少IGBT终端面积。

公开(公告)号：CN116387142A

公开(公告)日：2023-07-04

申请号：CN202310209451.5

申请日：2023-03-07

Applicant: 南瑞联研半导体有限责任公司

Inventor： 高东岳 ,  张大华 ,  叶枫叶 ,  周东海 ,  钱培华

IPC: H01L21/265

Abstract: 本发明公开了半导体功率器件领域的一种PN结制备方法、半导体器件的制作方法，旨在解决现有工艺制成的PN结漏电流偏大的技术问题。其包括在N型衬底表面生长牺牲氧化层；向含牺牲氧化层面的N型衬底注入P型杂质，并在氮气气氛中推进P型杂质形成PN结；腐蚀去掉N型衬底表面的牺牲氧化层，并在PN结的上表面生长氧化层；本发明方法制成的PN结可解决现有工艺制成PN结漏电流一致性差的问题。

公开(公告)号：CN113921395A

公开(公告)日：2022-01-11

申请号：CN202111190246.6

申请日：2021-10-13

Applicant: 南瑞联研半导体有限责任公司

Inventor： 张大华 ,  高东岳 ,  骆健 ,  董长城 ,  冯会会 ,  叶枫叶 ,  周东海

IPC: H01L21/331 ,  H01L29/417 ,  H01L29/08 ,  H01L29/739

Abstract: 本发明公开了一种低损耗IGBT芯片集电极结构及其制备方法，属于功率半导体器件技术领域。所述制备方法包括：在IGBT芯片的空间电荷区外的场截止层区域注入氢离子或氦离子，对所述氢离子或氦离子进行退火处理，形成空穴复合层。所述低损耗IGBT芯片集电极结构包括阳极、场截止层和空穴复合层。本发明可实现在降低器件关断损耗的同时，保证器件的漏电、导通压降和短路安全工作区。