-
公开(公告)号：CN113889408B
公开(公告)日：2025-02-14
申请号：CN202111196987.5
申请日：2021-10-14
Applicant: 南瑞联研半导体有限责任公司
Inventor： 王鑫
Abstract: 本发明属于功率半导体器件设计技术领域，具体涉及一种屏蔽栅型IGBT器件的制造方法，包括：在半导体衬底上光刻刻蚀形成深沟槽；在深沟槽底部和侧壁形成第一源极绝缘层，并在深沟槽内填充第一源极导电物质；对半导体衬底进行各项同性刻蚀，在深沟槽顶部形成顶部沟槽；在顶部沟槽内形成栅介质层，并填充栅极导电物质；形成第二源极导电物质，第二源极导电物质与第一源极导电物质在所述深沟槽内连接；形成P型体区，在P型体区内形成N型源区；形成隔离介质层，接触孔及正面金属层；形成背面形成集电极区及背面金属层。使用本发明的方法制造屏蔽栅型IGBT器件，解决了接触孔对偏问题，工艺简单可控，降低了制造风险，提高了制造良率。
-
公开(公告)号：CN112234055B
公开(公告)日：2025-02-14
申请号：CN202011260802.8
申请日：2020-11-12
Applicant: 南瑞联研半导体有限责任公司
IPC: H10D80/20
Abstract: 本发明公开了一种单开关IGBT模块的芯片布局结构，由三组IGBT芯片组构成；每组IGBT芯片组由8颗IGBT芯片和反并联的4颗续流二极管FRD芯片构成；所述每组IGBT芯片组均焊接在上下两个DBC衬板上；上下两个DBC衬板上，位于左上和右上位置的IGBT芯片的栅极位于IGBT芯片的下部中间位置；位于左下和右下位置的IGBT芯片的栅极位于IGBT芯片的上部中间位置；反并联的续流二极管FRD芯片位于同一个DBC衬板的上下两颗IGBT芯片之间。本发明结构中IGBT芯片的结温温升降低约2℃，芯片结温温升的降低，有利于芯片的长期稳定运行。
-
公开(公告)号：CN113140617B
公开(公告)日：2024-05-14
申请号：CN202110280013.9
申请日：2021-03-16
Applicant: 南瑞联研半导体有限责任公司 , 南瑞集团有限公司
IPC: H01L29/06 , H01L21/822
Abstract: 本发明公开了半导体器件技术领域的一种大功率半导体器件及其制备方法，降低了裂片过程中出现碎片的几率，提高了产品的合格率和产量。包括：在芯片第一表面进行各功能模块的制作，然后在第一表面的划片道处制作第一埋层；在芯片第二表面进行各功能模块的制作，然后在第二表面上制作与第一埋层相对的第二埋层；对芯片进行裂片，使芯片沿第一埋层和第二埋层产生裂痕，进而分割成若干个独立的半导体器件。
-
公开(公告)号：CN111916495B
公开(公告)日：2024-02-02
申请号：CN202010557333.X
申请日：2020-06-18
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种沟槽型IGBT芯片有源区边缘结构，包括衬底，衬底的上表面上开设有交替平行排列的至少一条有源沟槽和至少两条虚拟沟槽；衬底上表面的一端设有栅极总线多晶硅；衬底上表面上设有多晶硅桥；介质层覆盖于衬底的整个上表面以及栅极总线多晶硅和多晶硅桥的上表面；多晶硅桥上表面的介质层内设有接触窗口；接触窗口远离栅极总线多晶硅的一端与虚拟沟槽靠近栅极总线多晶硅的一端之间的距离L2>0；由于多晶硅桥上表面较平整，使得在其上表面的介质层内刻蚀接触窗口时不会受到凹凸不平的虚拟沟槽多晶硅的影响，能够刻蚀出完整的接触窗口，另外接触窗口避开了虚拟沟槽的末端，使得刻蚀接触窗口时不会出现破坏虚拟沟槽结构的情况。
-
公开(公告)号：CN117238947A
公开(公告)日：2023-12-15
申请号：CN202311046331.4
申请日：2023-08-18
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 本发明公开了一种IGBT元胞优化方法及IGBT元胞结构，包括在IGBT制备时在拐角处不掺杂N型源区使电流不流经拐角处；晶片本体、设置在所述晶片本体表面的沟槽主体、注入在所述晶片本体表面的N型注入区、设置在所述晶片本体表面的接触孔本体，以及设置在所述晶片本体表面的金属区。该IGBT元胞优化方法及IGBT元胞结构，通过在晶片上增加方形沟槽，可以降低导通状态下的电压降低，提高导通性能，同时在拐角处不进行N型源区的掺杂，减少电流集中现象，改善器件关断能力和耐压性能，通过优化电极结构确保电流均匀分布，降低器件热耗散，通过使电流不流经方形沟槽元胞的拐角处，即在拐角处没有N型源区注入，从而提高方形沟槽元胞的关断能力。
-
Patent Agency Ranking
公开(公告)号：CN116400187A
公开(公告)日：2023-07-07
申请号：CN202310515717.9
申请日：2023-05-09
Applicant: 南瑞联研半导体有限责任公司 , 国网江苏省电力有限公司电力科学研究院
IPC: G01R31/26 , G01R31/52 , G01R1/36 , G01R19/165
Abstract: 本发明公开一种IGBT器件的漏电可靠性自动检测电路和方法，该电路包括：PWM控制单元；HTGB测试回路和HTRB测试回路组成的互锁检测单元；其中，所述PWM控制单元与所述互锁检测单元连接，用于控制所述互锁检测单元中的HTGB测试回路和HTRB测试回路自动进行互锁测试；所述互锁检测单元，用于对IGBT器件进行HTGB和HTRB互锁检测，得到IGBT器件的栅极‑发射极漏电流或集电极‑发射极漏电流。本发明提供的IGBT器件的漏电可靠性自动检测电路和方法，既实现了HTGB测试和HTRB测试的自动检测，也在被考核器件漏电流过大时，保护了被考核器件器件，并且减少了设备冗余，简化了测试流程，降低了成本。
-
公开(公告)号：CN115642138A
公开(公告)日：2023-01-24
申请号：CN202211488224.2
申请日：2022-11-25
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L23/48 , H01L25/07 , H01L29/739
Abstract: 本发明公开了一种压接式IGBT模块，本发明在发射极电极和集电极电极之间的内腔内设置导电液结构体，在任一芯片失效时，芯片失效点与失效芯片的上钼片产生烧穿壳体的电弧，导电液从烧穿处流出，覆盖内腔内所有芯片及芯片周边空间，从而短接覆盖的导电结构，实现发射极电极和集电极电极的良好稳固性短路，使压接式IGBT模块具有稳定的长期短路失效功能。
-
公开(公告)号：CN115602714A
公开(公告)日：2023-01-13
申请号：CN202211382652.7
申请日：2022-11-07
Applicant: 南瑞联研半导体有限责任公司(CN)
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明公开了一种沟槽型IGBT终端及其制造方法，本发明在相邻场限环之间、主结区和第一个场限环之间设置场限环沟槽，利用器件耐压时自然产生的高电位，在场限环沟槽附近引入电子聚集，从而对前一个场限环横向耗尽做截止，可在保证耐压要求的同时有效缩短环与环之间的间距，从而减少IGBT终端面积。
-
公开(公告)号：CN115524595A
公开(公告)日：2022-12-27
申请号：CN202211207969.7
申请日：2022-09-30
Applicant: 南瑞联研半导体有限责任公司 , 国网福建省电力有限公司电力科学研究院
IPC: G01R31/26 , H03K7/08 , H03K17/567
Abstract: 本发明公开了一种功率器件的HTRB可靠性测试装置及方法，包括主测试电路、IGBT控制电路和采样保护电路，主测试电路包括被测功率器件、漏电流检测电阻、连接漏电流检测电阻的第一电压表、IGBT控制开关和电压源，采样保护电路的一端连接第一电压表，采样保护电路的另一端连接IGBT控制电路的一端，IGBT控制电路的另一端连接IGBT控制开关；通过采样保护电路采集与被测功率器件相连的漏电流检测电阻的电压，根据电压大小通过IGBT控制电路生成IGBT控制驱动信号，进而控制IGBT控制开关开通或关断，进行HTRB可靠性测试。本发明能够模拟功率器件的实际工况方式，实现更高效、更可靠的测试。
-
公开(公告)号：CN115377200A
公开(公告)日：2022-11-22
申请号：CN202211081902.3
申请日：2022-09-06
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L21/335 , H01L29/772
Abstract: 本发明公开了一种半导体器件及其制备方法，本发明刻蚀的沟槽结构使得导电沟道位于沟槽的侧壁之上，元胞尺寸取决于SiC刻蚀精细程度，不受沟道长度、栅‑源隔离和JFET区宽度的限制，可实现元胞尺寸减小、沟道密度提高、导通电阻下降的有益效果，并且本发明的基区位于沟槽之下，具有屏蔽强电场，保护栅氧介质的有益效果，且不增加源区到漏区的导通电阻。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.158 seconds)
