一种可调谐双波段紫外光电探测器及其制备方法

    公开(公告)号:CN119767869A

    公开(公告)日:2025-04-04

    申请号:CN202411985256.2

    申请日:2024-12-31

    Abstract: 本发明涉及半导体结构技术领域,公开了一种可调谐双波段紫外光电探测器及其制备方法,可调谐双波段紫外光电探测器包括衬底;缓冲氮化镓层,位于衬底的一侧表面;P型氮化镓层,位于缓冲氮化镓层背向衬底一侧的表面;氧化镓层,位于P型氮化镓层背向缓冲氮化镓层的一侧表面;第二电极,位于氧化镓层的侧部的P型氮化镓层表面;第二电极与P型氮化镓层形成电接触;叉指电极,位于氧化镓层背向P型氮化镓层的一侧表面;叉指电极包括第一电极和第三电极,第一电极和第三电极分别与氧化镓层形成电接触。与相关技术相比,本发明可以在单个光电探测器上实现可调谐的双波段紫外光探测,提高探测效率,扩宽器件的应用场景。

    一种抗静电的LED器件及其制备方法

    公开(公告)号:CN119092609A

    公开(公告)日:2024-12-06

    申请号:CN202411266439.9

    申请日:2024-09-10

    Abstract: 本发明涉及一种抗静电的LED器件及其制备方法。器件结构依次包括:衬底层;第一半导体层;第一应力释放层;第二应力释放层;有源层;第二半导体层;电极层;还包括:第一抗静电层,位于所述第一应力释放层和第二应力释放层之间,所述第一抗静电层为n型掺杂GaN层;其中,第一半导体层和第二半导体层是导电类型相反的半导体层;第一抗静电层的硅掺杂浓度与第一应力释放层的硅掺杂浓度不同,第一抗静电层的硅掺杂浓度与第二应力释放层的硅掺杂浓度不同。本发明提供的抗静电的LED器件能有效提高LED器件的抗静电能力和电学性能,进而提高器件在各种应用中的可靠性和寿命。

    一种高线性动态范围的紫外光电探测器及制备方法

    公开(公告)号:CN118738197A

    公开(公告)日:2024-10-01

    申请号:CN202410769561.1

    申请日:2024-06-14

    Abstract: 本发明涉及半导体光电器件技术领域,公开了一种高线性动态范围的紫外光电探测器及制备方法。探测器包括半导体衬底、氮化镓层、氧化镓层和电极结构层,氮化镓层设置于半导体衬底上,氮化镓层为第一导电类型;氧化镓层设置于氮化镓层远离半导体衬底一侧的表面上,氧化镓层为与第一导电类型相反的第二导电类型,氧化镓层的电阻率高于氮化镓层的电阻率;电极结构层位于氧化镓层远离半导体衬底一侧的表面上,电极结构层包括间隔设置在同一平面上的第一电极和第二电极以及镂空设置的透光区。有效降低器件的响应时间,扩大器件的线性动态范围,可以在较低的电压下便具有较好的响应性能,且在一定的电压范围内光电流几乎不发生变化。

    一种二维材料场效应晶体管器件及其制备方法

    公开(公告)号:CN118173610A

    公开(公告)日:2024-06-11

    申请号:CN202410161085.5

    申请日:2024-02-05

    Abstract: 本发明公开了一种二维材料场效应晶体管器件及其制备方法。其中,所述方法包括:该器件栅介质层采用固态质子导体膜;该固态质子导体膜在电场影响下,产生H+质子。本发明通过制备固态质子导体作为栅介质,施加一个电场,固态质子导体膜会通过去质子化的过程提供一个H+质子,在外部电场的驱动下,H+质子会移动到介质/电极界面,并且和界面处的电子产生静电耦合,利用固态质子较大的特殊电容,可以在二维材料层诱导出较大的二维电荷密度,并且在低电压下可以实现高跨导,能够极大的提升器件的性能。

    一种Micro-LED发光器件及其制备方法

    公开(公告)号:CN118136754A

    公开(公告)日:2024-06-04

    申请号:CN202311755494.X

    申请日:2023-12-19

    Abstract: 本发明提供了Micro‑LED发光器件及其制备方法。Micro‑LED发光器件包括:层叠的半导体衬底层、N型半导体层;发光量子阱层,位于N型半导体层远离半导体衬底层的一侧表面;p型半导体层,位于发光量子阱层远离半导体衬底层的一侧;p型半导体层包括本征p型半导体层和掺杂p型半导体层,掺杂p型半导体层的电阻值高于本征p型半导体层;第一电极;位于掺杂p型半导体层一侧的本征p型半导体层远离半导体衬底层的一侧;第二电极;位于掺杂p型半导体层另一侧的本征p型半导体层远离半导体衬底层的一侧。本发明提供的Micro‑LED发光器件的发光效率高,且生产成本低,为后续工艺提供较大窗口。

    一种LED芯片结构及其制备方法
    6.
    发明公开

    公开(公告)号:CN118136752A

    公开(公告)日:2024-06-04

    申请号:CN202311824432.X

    申请日:2023-12-26

    Abstract: 本发明涉及半导体发光器件技术领域,具体涉及一种LED芯片结构及其制备方法,其中,LED芯片结构包括:衬底层;GaN缓冲层;若干间隔排布的第一N型GaN层,位于GaN缓冲层背离衬底层的一侧表面,任意的第一N型GaN层的宽度自衬底层至GaN缓冲层方向逐渐递减;若干间隔排布的第二N型GaN层,位于第一N型GaN层背离衬底层的一侧表面,任意第二N型GaN层中具有纳米孔,第二N型GaN层与第一N型GaN层一一对应;若干间隔排布的I nGaN/GaN发光层,位于第二N型GaN层背离所述衬底层的一侧,I nGaN/GaN发光层与第二N型GaN层一一对应;P型GaN层。LED芯片结构的发光效率高。

    一种可用于恶劣环境的激波辐射特性探测系统与解析方法

    公开(公告)号:CN118130413A

    公开(公告)日:2024-06-04

    申请号:CN202410395840.6

    申请日:2024-04-02

    Applicant: 厦门大学

    Abstract: 本发明涉及辐射特性探测技术领域,特别涉及一种可用于恶劣环境的激波辐射特性探测系统与解析方法,其中探测系统包括:试验舱、分光子系统、紫外辐射强度标定子系统、紫外图像探测子系统和可见光图像探测子系统;试验舱的内部设有气流喷管和旋转机构;分光子系统设于测量窗口的外侧,包括分光镜、中性分束镜、凸透镜、第一反射镜和第二反射镜,用于构成第一、二和三支路;紫外辐射强度标定子系统包括光纤和光谱仪,连接第一支路的出射端;紫外图像探测子系统包括紫外CCD模块,连接第三支路的出射侧;可见光图像探测子系统包括可见光CCD模块,连接第二支路的出射侧。本发明能够对高温、低压的恶劣环境下所形成的激波进行辐射强度测量。

    一种光增强碳化硅功率器件导通特性的结构

    公开(公告)号:CN114242771B

    公开(公告)日:2024-06-04

    申请号:CN202111443699.5

    申请日:2021-11-30

    Applicant: 厦门大学

    Abstract: 一种光增强碳化硅功率器件导通特性的结构,属于碳化硅功率半导体领域。提供结合碳化硅材料特性,通过顶部栅极挖孔,来实现透光,同时通过在JFET区域的底部进行高掺来实现同种掺杂的耗尽层,从而产生更多光生载流子的一种光增强碳化硅功率器件导通特性的结构。适用于双极型器件IGBT和单极型器件碳化硅MOSFET,由多个元胞并联形成,每个元胞结构包括:P型掺杂集电区/N型掺杂衬底、N型掺杂场终止层、N型掺杂漂移区、N型高掺杂JFET区、N型低掺杂JFET区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极、集电极/漏电极。可应用于600V以上高压领域,采用光增强结构,导通特性好。

    半导体制备参数的优化方法、装置及电子设备

    公开(公告)号:CN115293455A

    公开(公告)日:2022-11-04

    申请号:CN202211043486.8

    申请日:2022-08-29

    Abstract: 本发明涉及半导体技术领域,具体涉及半导体制备参数的优化方法、装置及电子设备,该方法包括获取目标半导体的多组制备参数,所述制备参数包括多个参数;将所述制备参数输入至目标性能预测模型中,确定所述制备参数对应的预测性能,所述目标性能预测模型是基于源域性能预测模型确定的,所述源域性能预测模型是基于源域半导体的第一样本数据训练得到的;对比各个所述预测性能,在所述多组制备参数中确定所述目标半导体的目标制备参数。利用源域性能预测模型确定出目标性能预测模型,并结合目标性能预测模型对多组制备参数进行筛选得到目标制备参数,从而实现基于网络模型的方式进行制备参数的确定,保证了制备参数的可靠性。

    一种显示面板及其制备方法

    公开(公告)号:CN115249725A

    公开(公告)日:2022-10-28

    申请号:CN202211043484.9

    申请日:2022-08-29

    Abstract: 本发明提供一种显示面板及其制备方法,制备方法包括:提供第一基板,第一基板的一侧有若干间隔的Mi cro‑LED芯片;提供第二基板,第二基板的一侧表面有若干导电层;在第二基板上形成隔离层,隔离层中有若干开口组,每个开口组均包括暴露出导电层的表面的第一开口和第二开口,第一开口的宽度小于P型电极的宽度,第二开口的宽度小于N型电极的宽度;在第一开口中形成第一键合层,在第二开口中形成第二键合层;以隔离层对芯片本体支撑将P型电极与第一键合层进行键合的同时将N型电极与第二键合层进行键合,P型电极嵌入第一键合层中,N型电极嵌入第二键合层中。所述方法避免M i cro‑LED芯片与第一键合层、第二键合层之间键合失效。

Patent Agency Ranking