公开(公告)号：CN102237869B

公开(公告)日：2016-08-10

申请号：CN201110021189.9

申请日：2011-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建宏 ,  薛福隆 ,  黄明杰 ,  布兰恩·谢菲尔德 ,  林志昌

IPC: H03K19/20

CPC classification number: H03K19/01855 ,  H03K3/012 ,  H03K3/356008 ,  H03K3/35625 ,  H03K19/0016 ,  H03K19/0963

Abstract: 本发明提供一种集成电路，用以消除负偏温度不稳定性，包括一逻辑门驱动器的一操作型PMOS晶体管；一控制电路，用以在一待命模式下，停止导通操作型PMOS晶体管；一第一PMOS晶体管；以及一输出节点；其中操作型PMOS晶体管耦接至输出节点，并且在待命模式下，第一PMOS晶体管用以使输出节点的逻辑电平为逻辑1。本发明能够消除负偏温度不稳定性，减少对逻辑门驱动器的损害。

公开(公告)号：CN102237869A

公开(公告)日：2011-11-09

申请号：CN201110021189.9

申请日：2011-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建宏 ,  薛福隆 ,  黄明杰 ,  布兰恩·谢菲尔德 ,  林志昌

IPC: H03K19/20

CPC classification number: H03K19/01855 ,  H03K3/012 ,  H03K3/356008 ,  H03K3/35625 ,  H03K19/0016 ,  H03K19/0963

Abstract: 本发明提供一种集成电路，用以消除负偏温度不稳定性，包括一逻辑门驱动器的一操作型PMOS晶体管；一控制电路，用以在一待命模式下，停止导通操作型PMOS晶体管；一第一PMOS晶体管；以及一输出节点；其中操作型PMOS晶体管耦接至输出节点，并且在待命模式下，第一PMOS晶体管用以使输出节点的逻辑电平为逻辑1。本发明能够消除负偏温度不稳定性，减少对逻辑门驱动器的损害。