-
公开(公告)号：CN117040523A
公开(公告)日：2023-11-10
申请号：CN202310759064.9
申请日：2023-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175 , H03K19/00 , H03K17/687
Abstract: 一种电压供应选择电路，包括控制电路，控制电路被配置为接收在第一电压域内转换的选择信号；以及基于选择信号生成在不同于第一电压域的第二电压域内转换的第一控制信号。电压供应选择电路还包括开关电路，开关电路可操作地耦接到控制电路并且包括第一头部晶体管，第一头部晶体管耦接到在第二电压域内转换的第一电压供应并且由第一控制信号选通；以及第二头部晶体管，耦接到在第一电压域内转换的第二电压供应，并且由与第一控制信号逻辑反相的第二控制信号选通。第一头部晶体管和第二头部晶体管互补地导通，以便提供等于第一电压供应或第二电压供应的输出电压。本申请的实施例还公开了一种选择电压供应的方法。
-
公开(公告)号：CN110322917B
公开(公告)日：2021-12-31
申请号：CN201811007574.6
申请日：2018-08-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器电路包括：电压节点；多个存储器单元；位线，与多个存储器单元耦合；以及开关电路，耦合在电压节点与位线之间。开关电路配置为响应于位线上的电压电平将电压节点与位线耦合。本发明的实施例还提供了位线逻辑电路和存储器电路的位线偏置方法。
-
公开(公告)号：CN113571109A
公开(公告)日：2021-10-29
申请号：CN202110790436.5
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C8/12
Abstract: 一种存储器电路包括选择电路、存储器单元的列和加法器树。选择电路被配置为接收输入数据元素，每个输入数据元素包括等于H的位数，并输出输入数据元素的H位中的所选择的第k位的集合。存储器单元的列的每个存储器单元包括被配置为存储第一权重数据元素的第一存储器单元和被配置为基于第一权重数据元素和所选集合的第k位生成第一乘积数据元素的第一乘法器第k位。加法器树被配置为基于第一乘积数据元素中的每个生成求和数据元素。本发明的实施例还涉及操作存储器电路的方法。
-
公开(公告)号：CN113079019A
公开(公告)日：2021-07-06
申请号：CN202110337813.X
申请日：2021-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H04L9/32
Abstract: 生成用于集成电路器件的安全密钥的系统和方法包括生成具有物理不可克隆功能(PUF)器件的多个密钥位。PUF可以包括可以创建随机位的随机数生成器。可以在非易失性存储器中存储随机位。存储在非易失性存储器中的随机位的数量允许多个质询和响应交互，以从PUF获得多个安全密钥。本申请的实施例还涉及集成电路器件。
-
公开(公告)号：CN107424645B
公开(公告)日：2020-12-22
申请号：CN201710374650.6
申请日：2017-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40
Abstract: 在一些实施例中，一种半导体存储器件包含布置为行和列的半导体存储单元的阵列。所述阵列包含存储单元的第一段和存储单元的第二段。第一局部互补位线对在存储单元的所述第一段上方延伸并且与沿着存储单元的所述第一段内的第一列的多个存储单元相连接。第二对局部互补位线在存储单元的所述第二段上方延伸并且与沿着存储单元的所述第二段内的所述第一列的多个存储单元相连接。开关对设置于存储单元的所述第一段和所述第二段之间。所述开关对配置为有选择地将所述第一局部互补位线对与所述第二局部互补位线对串联连接。本发明还提供了静态随机存取存储器(SRAM)器件。
-
Patent Agency Ranking
公开(公告)号：CN109584924A
公开(公告)日：2019-04-05
申请号：CN201811030870.8
申请日：2018-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40
Abstract: 一种记忆体装置，包含记忆体阵列、多个行电路、多个列电路与控制逻辑电路。记忆体阵列包括多个位格，所述多个位格分别沿着多个行与多个列排列。所述多个行电路分别沿着所述多个行排列。所述多个列电路分别沿着所述多个列排列。控制逻辑电路耦接至记忆体阵列，且用以决定记忆体阵列中的多个第一对角位格的各自位置，以测试所述多个行电路与所述多个列电路。
-
公开(公告)号：CN106531207B
公开(公告)日：2019-03-22
申请号：CN201610654383.3
申请日：2016-08-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种器件包括存储器阵列，第一数据线和第二数据线。该存储器阵列包括第一带单元、第一子区和第二子区，其中，第一带单元设置在第一子区和第二子区之间。第一数据线具有第一部分和第二部分，其中，第一数据线的第一部分与第一数据线的第二部分断开，并且第一数据线的第二部分配置为将第一子区耦合至第一输入/输出(I/O)电路。第二数据线和第一数据线的第一部分配置为将第二子区耦合至第一I/O电路。本发明的实施例还涉及存储器器件及其形成方法。
-
公开(公告)号：CN107045878A
公开(公告)日：2017-08-15
申请号：CN201610824118.5
申请日：2016-09-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种双轨存储器，双轨存储器可在第一电压和第二电压下工作，并且双轨存储器包括：在第一电压下工作的存储器阵列；配置为将存储器阵列的字线驱动至第一电压的字线驱动器；配置为传输输入数据信号或输出数据信号的数据路径；以及配置为生成到达存储器阵列、字线驱动器电路和数据路径的控制信号的控制电路；其中，数据路径和控制电路配置为在第一和第二电压这两种电压下工作。本发明还公开了相关的存储器宏和混合供电方法。
-
公开(公告)号：CN104599700A
公开(公告)日：2015-05-06
申请号：CN201410014016.8
申请日：2014-01-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C11/419 , G11C7/18
Abstract: 半导体存储器包括多个子存储体，每个子存储体包括连接至局部位线组的一行或多行存储器位单元，其中，子存储体共享相同的全局位线组，以用于从子存储体的存储器位单元读取数据和/或将数据写入子存储体的存储器位单元。半导体存储芯片还包括用于每个子存储体的多个开关元件，其中，每个开关元件连接子存储体中的相应的一个存储器位单元的局部位线和全局位线，以用于在局部位线和全局位线之间进行数据传输。半导体存储芯片还包括多个存储体选择信号线，每个存储体选择信号线与相应的一个子存储体中的开关元件连接，其中，存储体选择信号线承载多个存储体选择信号以选择一个子存储体，从而用于在局部位线和全局位线之间进行数据传输。本发明还包括高密度存储器结构。
-
公开(公告)号：CN113571109B
公开(公告)日：2024-08-30
申请号：CN202110790436.5
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C8/12
Abstract: 一种存储器电路包括选择电路、存储器单元的列和加法器树。选择电路被配置为接收输入数据元素，每个输入数据元素包括等于H的位数，并输出输入数据元素的H位中的所选择的第k位的集合。存储器单元的列的每个存储器单元包括被配置为存储第一权重数据元素的第一存储器单元和被配置为基于第一权重数据元素和所选集合的第k位生成第一乘积数据元素的第一乘法器第k位。加法器树被配置为基于第一乘积数据元素中的每个生成求和数据元素。本发明的实施例还涉及操作存储器电路的方法。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.081 seconds)
