公开(公告)号：CN103199007B

公开(公告)日：2016-02-24

申请号：CN201210175123.X

申请日：2012-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏 ,  吴林荣 ,  杨琪铭 ,  林进祥

IPC: H01L21/033 ,  H01L21/02 ,  C23C16/44

CPC classification number: C23C16/56 ,  C23C16/08 ,  C23C16/34 ,  C23C16/44 ,  H01L21/0332 ,  H01L21/32051

Abstract: 本发明提供了金属硬掩模的制造方法和由这些方法制造的金属硬掩模。方法包括将至少一种金属反应气体流入被配置为进行化学汽相沉积(CVD)的反应室中，其中，至少一种金属反应气体包括，金属卤素气体或金属有机气体。该方法进一步包括，使用至少一种金属反应气体通过CVD沉积金属硬掩模层。

公开(公告)号：CN101685799B

公开(公告)日：2012-02-01

申请号：CN200910173523.5

申请日：2009-09-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏

IPC: H01L21/8238 ,  H01L21/28 ,  H01L27/092 ,  H01L29/49

CPC classification number: H01L21/28079 ,  H01L21/2236 ,  H01L21/28088 ,  H01L21/28568 ,  H01L21/324 ,  H01L21/823842 ,  H01L27/092 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/517 ,  H01L29/785

Abstract: 本发明提供一种半导体装置的制造方法，包含：提供一具有一第一区域及一第二区域的半导体基材；形成一高介电常数介电层于该基材上；形成一金属层于该高介电常数介电层上，该金属层具有一第一功函数；保护该第一区域中的金属层，对该第二区域中的金属层进行一包含碳及氮的去耦合等离子体处理，进行一退火工艺，以及形成一第一栅极结构于该第一区域中及形成一第二栅极结构于该第二区域中。该第一栅极结构包含高介电常数介电层及未经处理的金属层。该第二栅极结构包含高介电常数介电层及经处理过的金属层。本方法提供了简单且具有经济效益的单一金属层，适用于现有的CMOS技术工艺流程，因此可轻易地与现有的制造设备及装置技术作整合。

公开(公告)号：CN102146553A

公开(公告)日：2011-08-10

申请号：CN201010192803.3

申请日：2010-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏 ,  杨棋铭 ,  陈其贤 ,  林进祥

IPC: C23C14/22 ,  C23C14/06 ,  C23C14/14 ,  C23C16/44 ,  C23C16/56 ,  C23C16/06 ,  C23C16/34

CPC classification number: H01L29/78 ,  C23C14/022 ,  C23C14/046 ,  C23C14/18 ,  C23C14/221 ,  C23C16/0263 ,  C23C16/045 ,  C23C16/06 ,  C23C16/48 ,  C23C16/484 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/76843 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76865 ,  H01L21/76877 ,  H01L29/4966 ,  H01L29/66545

Abstract: 本发明实施例公开了一种沉积含金属膜于具有图案化构造的基板上的方法，即揭示由底部向上的金属沉积方法，以填入内连线结构和置换栅极结构，能使具有高深宽比的细微构造的间隙填入不会造成空洞，并且提供具有良好镀膜品质的金属膜。利用GCIB工艺沉积金属膜的临场前处理能允许表面杂质和表面氧化物，以改善底层和沉积的金属之间的粘结性。借由PI-CVD工艺沉积的金属膜是使用高能量低频率的光源，于相对低的温度时呈现类液态的性质，而允许金属膜由底部向上填入细微构造。由PI-CVD工艺沉积的金属膜的后沉积退火工艺能使金属膜致密化，并从金属膜移除残留的气态物种。本发明解决了具有高深宽比的细微构造在间隙填入时所面临的挑战。

公开(公告)号：CN109427617A

公开(公告)日：2019-03-05

申请号：CN201711127801.4

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏

IPC: H01L21/67

CPC classification number: H01L21/67011 ,  H01L21/67103 ,  H01L21/67126 ,  H01L21/6719 ,  H01L21/67248 ,  H05B1/0233 ,  H01L21/67017

Abstract: 一种半导体制造系统，包括腔室、入口阀门及控制装置。腔室用以进行半导体制程。入口阀门经耦接至腔室及设施水源。控制装置经耦接至入口阀门，并且用以当腔室闲置时至少部分地关闭入口阀门。

公开(公告)号：CN101740372A

公开(公告)日：2010-06-16

申请号：CN200910206726.X

申请日：2009-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏 ,  杨棋铭 ,  陈其贤 ,  林进祥

IPC: H01L21/285 ,  H01L21/336 ,  H01L29/51 ,  H01L29/78

CPC classification number: H01L29/518 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02362 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3141 ,  H01L21/31645 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513

Abstract: 本发明提供一种制造半导体器件栅极的方法。实施例中，本方法包括在半导体衬底上形成栅极电介质层。在栅极电介质层上形成界面层。实施例中，栅极电介质层包含HfO2，界面层包含Hf-N。功函数金属层可形成在界面层上。本发明同时提供了一种器件。

公开(公告)号：CN102146553B

公开(公告)日：2014-03-12

申请号：CN201010192803.3

申请日：2010-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏 ,  杨棋铭 ,  陈其贤 ,  林进祥

IPC: C23C14/22 ,  C23C14/06 ,  C23C14/14 ,  C23C16/44 ,  C23C16/56 ,  C23C16/06 ,  C23C16/34

CPC classification number: H01L29/78 ,  C23C14/022 ,  C23C14/046 ,  C23C14/18 ,  C23C14/221 ,  C23C16/0263 ,  C23C16/045 ,  C23C16/06 ,  C23C16/48 ,  C23C16/484 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/76843 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76865 ,  H01L21/76877 ,  H01L29/4966 ,  H01L29/66545

Abstract: 本发明实施例公开了一种沉积含金属膜于具有图案化构造的基板上的方法，即揭示由底部向上的金属沉积方法，以填入内连线结构和置换栅极结构，能使具有高深宽比的细微构造的间隙填入不会造成空洞，并且提供具有良好镀膜品质的金属膜。利用GCIB工艺沉积金属膜的临场前处理能允许表面杂质和表面氧化物，以改善底层和沉积的金属之间的粘结性。借由PI-CVD工艺沉积的金属膜是使用高能量低频率的光源，于相对低的温度时呈现类液态的性质，而允许金属膜由底部向上填入细微构造。由PI-CVD工艺沉积的金属膜的后沉积退火工艺能使金属膜致密化，并从金属膜移除残留的气态物种。本发明解决了具有高深宽比的细微构造在间隙填入时所面临的挑战。

公开(公告)号：CN101752377B

公开(公告)日：2012-04-25

申请号：CN200910252739.0

申请日：2009-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏 ,  杨棋铭 ,  陈其贤 ,  林进祥

IPC: H01L27/092 ,  H01L29/49 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/823857 ,  H01L21/28079 ,  H01L21/823842 ,  H01L27/0922 ,  H01L29/4958

Abstract: 本发明提供了一种集成电路。该集成电路包括：半导体基板，具有第一区域和第二区域；第一区域中的n型场效应晶体管(FET)的第一栅极堆叠；以及第二区域中的p型FET的第二栅极堆叠。第一栅极堆叠包括半导体基板上的高k介电层、在高k介电层上沿第一定向的第一晶体金属层以及在第一晶体金属层上的导电材料层。第二栅极堆叠包括半导体基板上的高k介电层、在高k介电层上沿第二定向的第二晶体金属层以及在第二晶体金属层上的导电材料层。

公开(公告)号：CN1783454A

公开(公告)日：2006-06-07

申请号：CN200510098281.X

申请日：2005-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏

IPC: H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76876 ,  H01L21/76877

Abstract: 本发明是关于一种具有钨接触物的半导体装置的制造方法，包括下列步骤：提供一基底；形成一介电层于该基底上；形成一内连开口于该介电层内；沉积一阻障粘着层于该介电层上与该内连开口内；于一成核温度下形成一钨成核层，以于该阻障粘着层上以及于该内连开口内；以及于低于该成核温度的一主体沉积温度下形成一钨主体层于该钨成核层上，以填满该内连开口并形成该钨接触物。本发明具有钨接触物的半导体装置的制造方法，改善了成核层与主体沉积层间的接触情形，钨主体层较佳地吸附于钨成核层的结晶表面并可促进较小的晶粒成长而形成无孔洞的结构，且增加沟填能力，使元件具有较佳的速度与表现。

公开(公告)号：CN114695217A

公开(公告)日：2022-07-01

申请号：CN202110903727.0

申请日：2021-08-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许志修 ,  倪其聪 ,  林木沧 ,  林思宏

IPC: H01L21/677

Abstract: 本发明实施例涉及接口工具。封闭式气体循环系统可包含密封气室、循环风扇和风扇过滤单元(FFU)入口，以容纳、过滤、调节和再循环通过接口工具腔室的气体。供应给腔室的气体在封闭式气体循环系统中维持在调节的环境中，这与通过FFU入口将外部空气引入腔室不同。这使得能够精确控制腔室中所使用气体的相对湿度和氧气浓度，从而减少了通过腔室运送的半导体芯片的氧化。封闭式气体循环系统还可包含气流整流器、回流孔和一或多个真空泵，以在腔室内形成向下流动的经准直气体并自动控制通过腔室和密封气室的前馈压力和气体流量。

公开(公告)号：CN103199007A

公开(公告)日：2013-07-10

申请号：CN201210175123.X

申请日：2012-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林思宏 ,  吴林荣 ,  杨琪铭 ,  林进祥

IPC: H01L21/033 ,  H01L21/02 ,  C23C16/44

CPC classification number: C23C16/56 ,  C23C16/08 ,  C23C16/34 ,  C23C16/44 ,  H01L21/0332 ,  H01L21/32051

Abstract: 本发明提供了金属硬掩模的制造方法和由这些方法制造的金属硬掩模。方法包括将至少一种金属反应气体流入被配置为进行化学汽相沉积(CVD)的反应室中，其中，至少一种金属反应气体包括，金属卤素气体或金属有机气体。该方法进一步包括，使用至少一种金属反应气体通过CVD沉积金属硬掩模层。