公开(公告)号：CN110277447B

公开(公告)日：2022-09-20

申请号：CN201810920822.X

申请日：2018-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志平 ,  陈昭成 ,  林志忠 ,  杨棋帏

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供了包括在栅极结构的不同部分具有不同轮廓的栅极结构的半导体器件结构。在一些实例中，半导体器件包括鳍结构，位于衬底上；源极/漏极结构，位于鳍结构上；以及栅极结构，位于鳍结构上方并沿着鳍结构的侧壁。源极/漏极结构邻近栅极结构。栅极结构具有顶部和底部，顶部具有第一侧壁轮廓，底部具有不同于第一侧壁轮廓的第二侧壁轮廓。本发明的实施例还涉及用于半导体器件的具有期望轮廓的栅极结构。

公开(公告)号：CN113224007A

公开(公告)日：2021-08-06

申请号：CN202110071562.5

申请日：2021-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士尧 ,  吴沛修 ,  王志平 ,  林志翰 ,  林志忠 ,  周昀亭 ,  吴振宇

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开涉及半导体器件及其形成方法。一种方法包括形成延伸到半导体衬底中的隔离区域，其中半导体条带位于隔离区域之间，以及在隔离区域之间形成电介质虚设条带，凹陷隔离区域。半导体条带的一些部分突出高于经凹陷的隔离区域的顶表面以形成突出的半导体鳍，并且电介质虚设条带的一部分突出高于经凹陷的隔离区域的顶表面以形成电介质虚设鳍。该方法还包括蚀刻电介质虚设鳍，使得电介质虚设鳍的顶部宽度小于电介质虚设鳍的底部宽度。在突出的半导体鳍和电介质虚设鳍的顶表面和侧壁上形成栅极堆叠。

公开(公告)号：CN110277447A

公开(公告)日：2019-09-24

申请号：CN201810920822.X

申请日：2018-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志平 ,  陈昭成 ,  林志忠 ,  杨棋帏

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供了包括在栅极结构的不同部分具有不同轮廓的栅极结构的半导体器件结构。在一些实例中，半导体器件包括鳍结构，位于衬底上；源极/漏极结构，位于鳍结构上；以及栅极结构，位于鳍结构上方并沿着鳍结构的侧壁。源极/漏极结构邻近栅极结构。栅极结构具有顶部和底部，顶部具有第一侧壁轮廓，底部具有不同于第一侧壁轮廓的第二侧壁轮廓。本发明的实施例还涉及用于半导体器件的具有期望轮廓的栅极结构。